====== Pin Mapping for flink1 Configuration ======


<WRAP blindtable 100%>
<WRAP blindcell 30%>

^FPGA Pin^Flink Device^Flink Channel^
|B19|gpio|0|
|B20|:::|1|
|A20|:::|2|
|E17|:::|3|
|D19|:::|4|
|D18|:::|5|
|E19|:::|6|
|F17|:::|7|
|L19|:::|8|
|M19|:::|9|
|L20|:::|10|
|M20|:::|11|
|M17|:::|12|
|K19|:::|13|
|M18|:::|14|
|J19|:::|15|
|L16|:::|16|
|K17|:::|17|
|L17|:::|18|
|K18|:::|19|
|H16|:::|20|
|J18|:::|21|
|H17|:::|22|
|H18|:::|23|
|G17|:::|24|
|F19|:::|25|
|G18|:::|26|
|F20|:::|27|
|G19|:::|28|
|J20|:::|29|
|G20|:::|30|
|H20|:::|31|
|K14|:::|32|

</WRAP>
<WRAP blindcell 30%>

^FPGA Pin^Flink Device^Flink Channel^
|H15|GPIO|33|
|J14|:::|34|
|G15|:::|35|
|N15|:::|36|
|L14|:::|37|
|N16|:::|38|
|L15|:::|39|
|M14|:::|40|
|K16|:::|41|
|M15|:::|42|
|J16|:::|43|
|V18|:::|44|
|W19|:::|45|
|N17|:::|46|
|P15|:::|47|
|P18|:::|48|
|Y19|:::|49|
|W16|:::|50|
|R16|:::|51|
|T17|:::|52|
|R17|:::|53|
|R18|:::|54|
|V17|:::|55|
|W18|:::|56|
|P19|:::|57|
|P20|:::|58|
|T20|:::|59|
|V20|:::|60|
|U20|:::|61|
|W20|:::|62|
|Y18|:::|63|
|V16|:::|64|
|U17|:::|65|

</WRAP>
<WRAP blindcell 30%>

^FPGA Pin^Flink Device^Flink Channel^
|W15|GPIO|66|
|U14|:::|67|
|U18|:::|68|
|U15|:::|69|
|U19|:::|70|
|N18|:::|71|
|N20|:::|72|
|T15|:::|73|
|R14|:::|74|
|Y16|:::|75|
|W14|:::|76|
|Y17|:::|77|
|Y14|:::|78|
|T16|:::|79|
|V15|:::|80|
|T10|:::|81|
|U12|:::|82|
|U13|:::|83|
|V12|:::|84|
|V13|:::|85|
|W13|:::|86|
|T14|:::|87|
|P14|:::|88|

^FPGA Pin^Flink Device^ADC Pin^
|T11|ADC128S102|DIN|
|T19|:::|SCLK|
|R19|:::|CS|
|T12|:::|DOUT|

^FPGA Pin^Flink Device^ADC Pin^
|D20|AD7476|SCLK|
|F16|:::|CS|
|E18|:::|DATA|

</WRAP>
</WRAP>