====== Pin Mapping for flink4 Configuration ======

<WRAP blindtable 100%>
<WRAP blindcell 30%>

^FPGA Pin^Flink Device^Flink Channel^
|N18|FQD|0[A]|
|U15|:::|0[B]|
|U19|:::|1[A]|
|N20|:::|1[B]|

</WRAP>
<WRAP blindcell 30%>

^FPGA Pin^Flink Device^ADC Pin^
|D18|ADC128S102|DIN|
|M15|:::|SCLK|
|M14|:::|CS|
|E17|:::|DOUT|

</WRAP>
<WRAP blindcell 30%>

^FPGA Pin^Flink Device^ADC Pin^
|B19|AD5668|SCLK|
|D19|:::|SYNC|
|A20|:::|DIN|
|D20|:::|LDAC|
|F16|:::|CLR|

</WRAP>
</WRAP>