

# VHDL Design Guidelines

Interstaatliche Hochschule für Technik Buchs

Version 2.0.3 Beta, 20. Februar 2012

## Inhaltsverzeichnis

Inhaltsverzeichnis.....	1
Revisionen.....	2
Quickstart.....	3
Guidelines Stufe I.....	3
Guidelines Stufe II.....	3
Guidelines Stufe III.....	4
Guidelines Stufe IV.....	4
Einleitung.....	5
1 Guidelines Stufe I.....	6
1.1 Zeilenlänge.....	6
1.2 Gross- und Kleinschreibung bei VHDL.....	6
1.3 Einrücken von untergeordneten Elementen.....	8
1.4 Bibliotheken (Libraries).....	10
1.4.1 Library IEEE.std_logic_1164.....	10
1.4.2 Library IEEE.numeric_std.....	10
1.4.3 Library IEEE.std_logic_arith.....	11
1.5 Namen für Module, Signale und Variablen.....	11
1.6 Keine Schlüsselwörter als Signalnamen verwenden.....	12
1.6.1 Reservierte Schlüsselwörter in VHDL:.....	12
1.6.2 Reservierte Schlüsselwörter in Verilog:.....	13
1.6.3 Reservierte Schlüsselwörter in SystemVerilog:.....	13
2 Guidelines Stufe II.....	14
2.1 PACKAGE, COMPONENT und ENTITY ...	14
2.2 Einschränkung bei den Signal-Typen.....	16
2.2.1 Vermeidung vom Typ „REAL“.....	16
2.2.2 Vermeidung vom Typ „BOOLEAN“ und „BIT“.....	16
2.2.3 Vermeidung vom Typ „NATURLA“, „INTEGER“ und „POSITIVE“.....	16
3 Guidelines Stufe III.....	19
3.1 Prefix I.....	19
3.2 Prefix II.....	20
3.3 Postfix.....	20
3.4 Dual Process Coding Style.....	21
3.5 Beispiel für Dual-Coding Style ohne Records.....	22
3.6 Record Typen.....	24
3.7 Variablen statt Signale im kombinatorischen Prozess.....	25
3.8 Beispiel Counter8 (Kapitel 3.5) aber mit Records.....	27
3.9 Verwendung von Records für I/O Signale.....	28
3.10 Definition von RECORDs im PACKAGE.....	28

3.11	Beispiel für Dual Coding Style und Records .....	28
3.11.1	VGA_addr_counter PACKAGE .....	29
3.11.2	VGA_addr_counter ENTITY .....	30
3.11.3	VGA_addr_counter ARCHITECTURE .....	30
3.11.4	VGA_addr_counter Testbench .....	33
3.11.5	Beispiel VGA_addr_counter Instanziierung .....	34
3.12	Vermeidung von WHEN Befehlen .....	35
3.13	VHDL Block Namen .....	36
3.14	RTL Design File Namen .....	37

## Revisionen

Datum	Version	Autor	Bemerkungen
2009	1.0	Laszlo Arato	Erste Ausgabe, noch in Englisch
19. Okt. 2011	2.0 Beta	Laszlo Arato	Übersetzung auf Deutsch Neu-Strukturierung nach einzelnen Stufen
28. Okt. 2011	2.0.1 Beta	Laszlo Arato	Feed-Back von Martin Züger, Urs Graf und zusätzliche Beispiele
22. Nov. 2011	2.0.2 Beta	Laszlo Arato	Korrektur nach Feed-Back von Martin Züger - Seite 27: Record „r“ in Sensitivity-Liste - Seite 27: konsequent „isl_clock“ statt „isl_clk“
20. Feb. 2012	2.0.3 Beta	Laszlo Arato	Kleine Korrekturen Dank Marco Tinner auf Seite 15. Konsequente Grossschreibung von BIT und BOOLEAN.

## Quickstart

### Guidelines Stufe I

- Zeilenumbruch:** Nur 80 Zeichen pro Zeile, inklusive Kommentar und Leerschläge
- Gross und Kleinschreibung:** Alle Sprachelemente wie **ENTITY**, **ARCHITECTURE**, **BEGIN**, **IF**, **END**, **DOWNTO**, **AND**, **OR**, **NOT**, etc. werden gross geschrieben. Alle benutzerdefinierten Namen von Instanzen und Signalen werden klein geschrieben. Keine „MixedCase“ Schreibweise. Konstanten und Zustände in FSM dürfen gross geschrieben werden. IEEE-Definitionen, wie **std\_logic**, **signed** oder **rising\_edge**, werden klein geschrieben
- Einrückung:** Bei Hierarchiestufen, Schleifen und Bedingungen wird der „innere“ Teil um 4 Leerschläge nach rechts eingerückt. Das geht natürlich auch mit einer Tabulatoreinstellung von 4.
- Bibliotheken:** Für synthetisierbaren Code verwenden wir nur die IEEE Bibliotheken **std\_logic\_1164** und **numeric\_std**.
- Signal-Namen:** Signale und Module sollen starke, aussagekräftige Namen erhalten. Keine VHDL, Verilog oder SystemVerilog Schlüsselwörter als Namen.

### Guidelines Stufe II

- PACKAGE:** Jedes Modul soll nicht nur die **ENTITY**-Deklaration enthalten, sondern auch ein **PACKAGE** mit der **COMPONENT**-Deklaration. Package-Namen heissen gleich wie die Entity, aber mit Zusatz **\_pkg**
- Signal-Typen:** Für synthetisierbaren Code sollen nur die Signaltypen **std\_logic**, **std\_logic\_vector**, **signed** und **unsigned** verwendet werden.  
Kein **BOOLEAN**, **INTEGER**, **NATURAL** oder gar **REAL**.

## Guidelines Stufe III

**Prefix I:** I/O-Signale zu einem Modul werden mit einem vorangestellten Buchstaben markiert: **i** für Input, **o** für Output und **b** für Bidirektional. Typen mit **t\_**, Records mit **r**, und Variablen mit einem **v** markiert.

**Prefix II:** Signaltyp und Breite werden mit Kürzel dem Namen vorangestellt:  
**sl** für `std_logic`,  
**slv8** für `std_logic_vector(7 DOWNTO 0)`  
**sig16** für `signed(15 DOWNTO 0)`  
**usig18** für `unsigned(17 DOWNTO 0)`  
 Prefix I und II werden kombiniert: `isig16_xxx`, `vsl_temp`, `oslv8_data`

**Records:** Registrierte Signale im Modul werden in einem **RECORD** gebündelt. Dieses braucht man als Signale mit den Prefix **r\_** und **r\_next\_**, und als Variable mit Prefix **v\_**

**Dual Process Coding Style:** Pro Modul gibt es einen kombinatorischen und einen registrierten Prozess. Im komb. Prozess wird **r\_** zu **v\_**, verarbeitet, und am Schluss zu **r\_next\_**. Im registrierten Prozess wird dann **r\_next\_** zu **r\_**.

**Kein WITH Befehl** Diese Konstrukte, welche Ursache und Wirkung vertauscht haben,  
**Kein WHEN Befehl** soll man meiden, da sie nur Verwirrung stiften.

**Architektur Namen** Je nach implementation heisst die Architektur  
**rtl** für synthetisierbaren VHDL Code  
**struct** für einen Block nur mit Verbindungen  
**behavior** für einen nicht-synthetisierbaren Code  
**tb** für eine Testbench-Architektur

**File-Namen:**  
*.m.vhd* steht für Module mit Architektur, Package und Entity.  
*.tb.vhd* steht für Testbench.  
*.p.vhd* steht für nur Package, und  
*.e.vhd* für nur Entity.  
*.a\_rtl.vhd* steht für ein File das nur die RTL Architektur enthält.

## Guidelines Stufe IV

**Dokumentation:** Jedes Modul hat ein "Datenblatt" wo seine Funktion sowie seine Eingänge und Ausgänge beschrieben sind.

**Self-Checking Testbench:** Jedes Modul hat eine (oder mehrere) Testbenches, welche die Funktion vollständig überprüfen.

## Einleitung

Die Grenzen zwischen Hardware und Software sind am verschwinden.

Früher war alles in der Elektronik „Hardware“, bestehend aus einzelnen Transistoren, Operationsverstärkern und Dioden, und dazwischen befinden sich all die passiven Bauelemente wie Widerstände, Kondensatoren und Spulen.

Durch die Erfindung des Mikroprozessors, die Einführung von A/D und D/A Wandlern sowie die Verarbeitung von Informationen und Signalen in Prozessoren kam eine neue Dimension ins Spiel: Software.

Ab sofort galt eine klare Trennung zwischen den Bauteilen die man „anfassen“ konnte als Hardware, und die programmierte Software um die Hardware zum „Leben“ zu erwecken. Unabhängig davon, ob es sich jetzt um einen Microcontroller, Mikroprozessor oder DSP handelt, wird die Software sequentiell abgearbeitet, in eine Sprache wie C, C++, C# oder Java geschrieben, im Speicher flüchtig oder nicht-flüchtig abgelegt und ausgeführt.

Bald schon zeigte es sich, dass die Software ganz andere Kompetenzen erforderte als das Design der Hardware, und dass sich die Software am besten völlig losgelöst von der Hardware entfalten konnte. Die notwendige Anpassung zwischen der „losgelösten“ Software und der anwendungsspezifischen Hardware wurde „Firmware“ genannt: Firm, weil sie von der Hardware diktiert wurde und relativ starr war.

Mit dem Konzept von FPGAs und ASIC kommt nun eine ganz andere Ware ins Spiel. Bausteine, die von der Produktion her noch unbestimmt sind, und programmiert werden können, von der Struktur her jedoch überhaupt nicht der Logik der sequentiellen Software gehorchen sondern im Grunde reine Hardware sind: fest verdrahtete Transistor-Schaltungen.

Es haben sich mit den Jahren zwei Sprachen zur Beschreibung dieser konfigurierbaren Logik durchgesetzt: Verilog und VHDL.

Verilog war zuerst da ... ein de-facto Industrie-Standard der Firma „Gateway Design Automation“ um das Jahr 1984. Eine Kombination aus der Hardware-Beschreibungssprache HiLo mit Elementen von C. Erst 1995 wurde Verilog von IEEE standardisiert und vereinheitlicht.

Die Entwicklung von VHDL begann zwar bereits 1981 als ein Projekt des amerikanischen Verteidigungsministeriums, um ASICs einheitlich zu beschreiben, und wurde 1993 von IEEE standardisiert ... jedoch hatte es sich bis dahin in der Industrie nur sehr zögerlich verbreitet.

Trotzdem, oder gerade weil es eine länger durchdachte Entwicklung durchgemacht hat, ist VHDL wesentlich „sauberer“ und klarer in der Struktur, und hat viele Vorteile gegenüber Verilog.

VHDL (wie auch Verilog) sind in vielen Punkten sehr ähnlich wie Software, wie zum Beispiel die Erstellung am Bildschirm, Simulation, Sprachregeln, Code Reviews, etc. Es macht daher Sinn, Werkzeuge aus der Software-Entwicklung zu nutzen, wie zum Beispiel Syntax-Highlighting, Revision-Control, Linting, Automated Code Metrics, etc.

# 1 Guidelines Stufe I

Diese Stufe gilt für ALLE VHDL Projekte und Beispiele an der NTB.

## 1.1 Zeilenlänge

Nur 80 Zeichen (inklusive Leerschlag) pro Zeile

### Gründe ...

Zusammen mit einer Zeilennummerierung passen bei einem normalen Drucker im A4-Hochformat 80 Zeichen auf eine Zeile. Wenn der Ausdruck dann keine Zeilen-Umbrüche von überlangen Zeilen hat macht es den Ausdruck entsprechend leichter lesbar. Es passen auch je nach Kopf- und Fusszeile ca. 50 Zeilen Code auf eine Seite (z.B. beim Programm Notepad++).

## 1.2 Gross- und Kleinschreibung bei VHDL

VHDL als Sprache ignoriert Gross- und Kleinschreibung. Es gibt jedoch Programme, welche diese Eigenschaft ausnützen, und deshalb alles in Kleinbuchstaben umwandeln. Dazu gehört unter anderem das Simulationsprogramm ModelSim von Mentor Graphics.

Eben weil VHDL Gross- und Kleinschreibung ignoriert sind die folgenden Signal-Definitionen identisch und werden in VHDL nicht unterschieden:



```
SIGNAL external_clock           : std_logic;  
SIGNAL EXTERNAL_CLOCK           : std_logic;  
SIGNAL External_Clock           : std_logic;
```

Gemischte Gross- und Kleinschreibung wie z.B. bei C und Java ist in VHDL eher unglücklich, weil dann vermeintlich gut lesbare Namen bei der Simulation in ModelSim verwischt und unleserlich werden:



### VHDL Editor

```
ExternalClock  
MyNewSyncSignal  
TrigNextGenState
```

### ModelSim Simulation

```
externalclock  
mynewsyncsignal  
trignextgenstate
```

Aus den oben genannten Eigenschaften von VHDL und dessen Werkzeuge ergeben sich Vorteile bei der Einhaltung gewisser Regeln:

- VHDL Sprachelemente alle gross schreiben, wie z.B. **PACKAGE, COMPONENT, ENTITY, ARCHITECTURE, CONSTANT, TYPE, SIGNAL, TO, DOWNTO, PROCESS, FUNCTION, BEGIN, END, IF, THEN, FOR, LOOP**
- Namen von Komponenten, Signalen und Variablen nur mit Kleinbuchstaben schreiben
- Keine „gemischten“ Namen aus Gross- und Kleinbuchstaben verwenden
- Zur Trennung von Bezeichnern in Namen das Zeichen „\_“ (Underscore) verwenden
- IEEE Definitionen werden auch klein geschrieben, wie z.B. **std\_logic, std\_logic\_vector, signed, unsigned, rising\_edge**, etc.
- Zustände von FSM (Final-State-Machine) Kodierung kann man gross schreiben, wie z.B. **TYPE t\_fsm\_states IS (INIT, START, CALC, WAIT);**

#### Gründe ...

Übersichtlichkeit und Lesbarkeit sind ganz wichtig um effizienten Code zu schreiben und Code zu lesen.

Durch das Auseinanderhalten von Schlüsselwörtern der Sprache und den eigenen Signal-Namen wird der Code übersichtlicher. Dies wirkt sich vor allem bei Teamwork aus, wo im Rahmen einer Fehlersuche oder eines Design-Reviews „fremde“ Personen den Code lesen und erfassen müssen.

Natürlich hilft auch die Einfärbung der Textstellen mit Editoren wie Notepad++, aber all dies geht wieder verloren, wenn man den Code ausdruckt.

#### Beispiel:

```
PACKAGE my_design IS  
  COMPONENT my_design  
    PORT (  
      isl_input_signal    : IN  std_logic;  
      osl_output_signal   : OUT std_logic;  
    );  
  END COMPONENT;  
END PACKAGE;
```

## 1.3 Einrücken von untergeordneten Elementen

Hier gilt es, hierarchische Zusammenhänge offensichtlich zu machen. Dabei sind 4 Leerschläge ein guter Kompromiss zwischen Übersichtlichkeit und horizontaler Platzverschwendung.

Als hierarchische Einheit wird alles gesehen, das von Schlüsselwörtern „eingerahmt“ ist.

- Zeilen zwischen den folgenden Schlüsselwörtern sollen eingerückt werden:
  - **PORT** ( ... );
  - **PORT MAP** ( ... );
  - **GENERIC** ( ... );
  - **GENERATE ... END;**
  - **BEGIN ... END;**
  - **FOR ... END;**
  - **IF ... END;**
  - **RECORD ... END;**
  - **CASE ... END;**
- Definition von Konstanten, Typen und Signalen zwischen **ARCHITECTURE** und **BEGIN** sollen eingerückt werden.
- Definition von Variablen zwischen **PROCESS** und **BEGIN**, bzw. **FUNCTION** und **BEGIN** sollen eingerückt werden.
- Ausnahmsweise kann man eine **IF ... THEN** oder eine **ELSE ... END;** Anweisung auf einer Zeile stehen lassen, solange es übersichtlich bleibt. Zum Beispiel

```
IF my_input = '1' THEN slv8_my_output <= x"08";
ELSE
    slv8_my_output <= x"1A"; END IF;
```

### Gründe ...

Übersichtlichkeit und Lesbarkeit sind ganz wichtig um effizienten Code zu schreiben und Code zu lesen.

Durch das systematische Einrücken werden Fehler in der Verschachtelung von Deklarationen viel offensichtlicher, und der Code optisch aufgebrochen.

### Beispiel 1:

```
main_proc : PROCESS (clock)
BEGIN
    IF rising_edge(clock) THEN
        IF start = '1' AND finished = '1' THEN
            new_start <= '1';
        ELSE
            wait_counter <= wait_counter + 1;
        END IF;
    END IF;
END PROCESS main_proc;
```



- Bei FSM (Final State Machine) Kodierung mit CASE empfiehlt es sich, die Zeilen noch viel weiter einzurücken als nur 4 Leerschläge, damit die CASE-Struktur übersichtlicher wird.

**Beispiel 2:**

```
...
CASE fsm_state IS
  WHEN INIT => -- Init output
                counter_out <= (OTHERS => '0');
                fsm_state <= START;

  WHEN WAIT  => -- Wait for start button
                IF start_button = '1' THEN
                  fsm_state <= START;
                END IF;

  WHEN START => -- Count and wait for stop
                wait_counter <= wait_counter + 1;
                IF stop_button = '1' THEN
                  fsm_state <= OUTPUT;
                END IF;

  WHEN OUTPUT => -- Update counter output value
                 counter_out <= wait_counter;
                 fsm_state <= WAIT;

  WHEN OTHERS => -- Catch all other states
                 fsm_state <= INIT;

END CASE;
```

## 1.4 Bibliotheken (Libraries)

Es gibt viele verschiedene Bibliotheken mit unterschiedlichen Definitionen für logische und mathematische Funktionen, Signaltypen, etc. Einige davon stehen im Konflikt zueinander, andere sind veraltet oder nicht synthetisierbar.

### 1.4.1 Library IEEE.std\_logic\_1164

Dies ist die wichtigste Bibliothek für alle FPGA und ASIC.

#### Inhalt:

<code>std_logic</code>	resolved <code>std_ulogic</code>	Dies ist der Standard-Typ für alle Bit-Signale. <code>std_ulogic</code> steht für „unresolved std_logic“ und hat früher die Designer gewarnt wenn ein Signal gleichzeitig von 2 Quellen unterschiedlich getrieben wurde. Speziell bei FPGAs kann das heute aber gar nicht mehr vorkommen, und so hat <code>std_ulogic</code> an Bedeutung verloren.
<code>std_logic_vector</code>	array of <code>std_logic</code>	Dies ist der Typ für alle Multi-Bit Vektoren wie Enable-Bündel, Interrupt Vektoren, Schalter, etc. Aber NICHT für Zahlen verwenden.
<code>std_ulogic</code>	unresolved logic	Hat nur noch in ganz seltenen Fällen bei ASIC Design einen Sinn. Nicht mehr in Gebrauch.
<code>std_ulogic_vector</code>	array of <code>std_ulogic</code>	Für den Bit-Vektor gilt auch hier dasselbe wie für den Bit-Typ. Veraltet und nicht verwenden.

### 1.4.2 Library IEEE.numeric\_std

Dies ist die gute, formelle IEEE Bibliothek für neue Projekte..  
NIE ZUSAMMEN MIT `std_logic_arith` VERWENDEN !!!

#### Inhalt:

<code>unsigned</code>	array of <code>std_logic</code>	Speziell für rein positive Zahlen, wie z.B. Zähler, Timer, Pointer, etc.
<code>signed</code>	array of <code>std_logic</code>	Ein Bit-Feld speziell markiert dass es als Zahl mit Vorzeichen aufgefasst wird. Kodiert als Zweierkomplement Zahl. Verwendet z.B. für Audio-Signale, etc.

### 1.4.3 Library IEEE.std\_logic\_arith

Dies ist keine echte IEEE Bibliothek, aber ein de-facto Industrie-Standard von Synopsys. Dabei gibt es jedoch Konflikte mit der echten IEEE Bibliothek numeric\_std, und verschiedene Hardware-Hersteller haben auch unterschiedliche Interpretationen dieser Bibliotheken.

NICHT FÜR NEUE PROJEKTE VERWENDEN.  
NICHT ZUSAMMEN MIT `numeric_std` VERWENDEN !!!

#### Inhalt:

unsigned & signed    array of `std_logic`    Nur scheinbar dasselbe wie in der Bibliothek `numeric_std`, aber eben nur scheinbar.

## 1.5 Namen für Module, Signale und Variablen

Namen bestimmen, ob man sich bei einem Signal sofort etwas darunter vorstellen kann, oder ob man jedes Mal neu rekonstruieren muss, was das Signal oder Modul eigentlich macht ...

- Immer starke, sinnvolle, präzise Namen verwenden, die in einem direkten Zusammenhang zur Aufgabe oder Tätigkeit stehen.
- Namen sollten nicht länger als 20 Zeichen lang sein
- Namen sollten nur Kleinbuchstaben enthalten
- Namen dürfen (in VHDL) nicht mit einer Zahl beginnen, und dürfen keine doppelten „\_“ (Underscore) Zeichen verwenden.
- Gute Namen für **Module** bestehen meistens aus einem Verb und einem Objekt
  - `ENTITY`    `clear_screen`
  - `ENTITY`    `count_transitions`
  - `ENTITY`    `convert_hex_to_bcd`
- Gute Namen für **Signale** bestehen meistens aus einem Objekt und einem Typ- oder Tätigkeitsbezeichnung, wie z.B.
  - `SIGNAL`    `vga_clock`
  - `SIGNAL`    `camera_start_sync`
  - `SIGNAL`    `lcd_hex_data`
- Keine profanen, absichtlich irreführenden oder triviale Namen verwenden, wie z.B.
  - `ENTITY`    `do_something`
  - `SIGNAL`    `bullshit_clock`
  - `SIGNAL`    `foo_bar`
  - `SIGNAL`    `peters_signal`

- Verwendung der Zahl 2 als Ersatz für `_to_` im englischen ist oft nicht eindeutig und daher ungünstig. Z.B. ist `sync_to_camera` eindeutiger als `sync2camera`.
- Verwendung von profanen, rassistischen oder abwertenden Ausdrücken ist unprofessionell und der NTB nicht würdig.

#### Gründe ...

So wie der Code immer grösser und grösser wächst, wird die Übersichtlichkeit und schnelle Lesbarkeit zu einem kritischen Faktor. Speziell während der Test- und Erweiterungsphase ist es wichtig, Zusammenhänge schnell und richtig zu erfassen.

Als Autor ist man sehr rasch der erste, der von klaren und starken Namen profitiert und dadurch seine Effizienz steigern kann.

## 1.6 Keine Schlüsselwörter als Signalnamen verwenden

- Keine VHDL Schlüsselwörter als Modul- oder Signalnamen
- Auch keine Verilog oder SystemVerilog Schlüsselwörter als Modul- oder Signalnamen

#### Gründe ...

VHDL Schlüsselwörter können keine Signal- oder Modulnamen sein. Das ist klar.

Mixed-Mode Simulatoren (wie z.B. ModelSim) schauen (bei Lizenzierung für mehr als nur eine Sprache) nicht auf den File-Typ im Namen, sondern nur auf Schlüsselwörter. Wenn man jetzt ein Modul entwickelt, das irgendwann später in einer System-Verilog Verifikationsumgebung laufen soll, dann sollte man einfach jetzt schon zukünftige Konflikte vermeiden, und keine Verilog oder System-Verilog Schlüsselwörter verwenden. Mit Prefix I und II ist das sowieso schon gelöst ...

### 1.6.1 Reservierte Schlüsselwörter in VHDL:

**ABS, ACCESS, AFTER, ALIAS, ALL, AND, ARCHITECTURE, ARRAY, ASSERT, ATTRIBUTE, BEGIN, BIT, BLOCK, BODY, BOOLEAN, BUFFER, BUS, CASE, COMPONENT, CONFIGURATION, CONSTANT, DISCONNECT, DOWNTO, ELSE, ELSIF, END, ENTITY, EXIT, FILE, FOR, FUNCTION, GENERATE, GENERIC, GROUP, GUARDED, IF, IMPURE, IN, INERTIAL, INOUT, IS, INTEGER, LABEL, LIBRARY, LINKAGE, LITERAL, LOOP, MAP, MOD, NAND, NEW, NEXT, NOR, NOT, NULL, OF, ON, OPEN, OR, OTHERS, OUT, PACKAGE, PORT, POSTPONED, PROCEDURE, PROCESS, PURE, RANGE, REAL, RECORD, REGISTER, REJECT, RETURN, ROL, ROR, SELECT, SEVERITY, SIGNAL, SHARED, SLA, SLI, SRA, SRL, SUBTYPE, THEN, TO, TRANSPORT, TYPE, UNAFFECTED, UNITS, UNTIL, USE, VARIABLE, WAIT, WHEN, WHILE, WITH, XNOR, XOR**

## 1.6.2 Reservierte Schlüsselwörter in Verilog:

(Nur Schlüsselwörter aufgelistet, die nicht auch in VHDL vorkommen, wie z.B. AND)

`always, assign, buf, bufif0, bufif1, casex, casez, cmos, deassign, default, defparam, disable, edge, endattribute, endcase, endfunction, endmodule, endprimitive, endspecify, endtable, endtask, event, force, forever, fork, highz0, highz1, ifnone, initial, inout, input, join, large, macromodule, medium, module, negedge, nmos, notif0, notif1, output, parameter, pmos, posedge, primitive, pull0, pull1, pulldown, pullup, rcmos, realtime, reg, release, repeat, rnmos, rpmos, rtran, rtranif0, rtranif1, scalared, signed, small, specify, specparam, strength, strong0, strong1, supply0, supply1, table, task, time, tran, tranif0, tranif1, tri, tri0, tril, triand, trior, trireg, unsigned, vectored, wand, weak0, weak1, wire, wor`

## 1.6.3 Reservierte Schlüsselwörter in SystemVerilog:

(Nur Schlüsselwörter aufgelistet, die nicht schon in VHDL oder Verilog vorkommen)

`alias, always_comb, always_ff, always_latch, assert_strobe, automatic, await, before, bind, break, byte,chandle, class, clocking, const, constraint, context, continue, cover, dist, do, endclass, endclocking, endinterface, endprogram, endproperty, endsequence, enum, export, extends, extern, final, first_match, forkjoin, iff, import, inside, int, interface, intersect, join_any, join_none, local, logic, longint, mailbox, modport, packed, priority, program, property, protected, rand, randc, ref, resume, semaphore, sequence, shortint, shortreal, solve, static, string, struct, super, suspend, this, throughout, timeprecision, timeunit, typedef, union, unique, var, virtual, void, wait_order, with, within`

## 2 Guidelines Stufe II

### 2.1 PACKAGE, COMPONENT und ENTITY ...

In VHDL muss jedes Modul zur Verwendung eine ENTITY und eine COMPONENT Deklaration besitzen. In der Regel wird die ENTITY zusammen mit der Architektur in einem File beschrieben, während die Definition der dazugehörigen COMPONENT im hierarchisch nächst höher gelegenen File als Teil der Architektur im Bereich der Signale definiert wird.

Dies ist sehr unpraktisch, wenn das gleiche Modul in mehreren Projekten und Stellen verwendet wird ... wie es ja mit dem „Reuse“ (Wiederverwendung von guten Elementen) eigentlich sein sollte.

Deshalb definiert man viel besser zu jedem Modul gleich von Anfang an

- die COMPONENT
- die ENTITY
- eine (oder mehrere) ARCHITECTURE

Wenn man die COMPONENT innerhalb eines PACKAGE definiert hat, wird sie für alle zugänglich, und muss nicht mehr in jeder höheren Hierarchiestufe neu geschrieben werden.

- ⇒ Der Name des PACKAGE soll gleich sein wie der Name der ENTITY, aber mit dem Post-Fix `_pkg`
- ⇒ Natürlich hat das COMPONENT den gleichen Namen wie die ENTITY.
- ⇒ Wenn PACKAGE und ENTITY Deklaration im gleichen File stehen, muss trotzdem vor der ENTITY Deklaration die Liste der notwendigen Bibliotheken (LIBRARY und USE-Statements) wiederholt werden.

Auf der nächsten Seite sind zwei Beispiele gegeben, jeweils mit einer Top-Level Entity und einem hierarchisch tiefer liegenden Block (`my_and_gate`).

Auf der linken Seite ist die COMPONENT Deklaration Teil eines PACKAGE für die ENTITY `my_and_gate`, und muss daher nicht nochmals in der nächsten Stufe (`my_logic_top`) definiert werden. Dadurch wird die Struktur von `my_logic_top` „leichter“.

Auf der rechten Seite ist die herkömmliche Art gezeigt, mit der COMPONENT Deklaration als Teil von `my_logic_top`.



## Beispiel für die Platzierung der „COMPONENT“ Definition

Gutes Beispiel:

### File my\_logic\_top.m.vhd

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;
USE work.my_and_gate_pkg.ALL;

ENTITY my_triple_and IS
  PORT (
    a, b, c : IN  std_logic;
    out      : OUT std_logi
  );
END ENTITY my_triple_and;

ARCHITECTURE struct OF my_triple_and IS
  SIGNAL temp : std_logic;
BEGIN
  u1 : my_and_gate PORT MAP (
    a => a;
    b => b;
    out => temp;
  );

  u2 : my_and_gate PORT MAP (
    a => c;
    b => temp;
    out => out;
  );
END ARCHITECTURE struct;
```

Einbindung  
des Package  
der Unter-  
einheit

### File my\_and\_gate.m.vhd

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;

PACKAGE my_and_gate_pkg IS
  COMPONENT my_and_gate IS
    PORT (
      a, b : IN  std_logic;
      out : OUT std_logi
    );
  END COMPONENT my_and_gate;
END PACKAGE my_and_gate_pkg;

-----

LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;

ENTITY my_and_gate IS
  PORT (
    a, b : IN  std_logic;
    out : OUT std_logi
  );
END ENTITY my_and_gate;

-----

ARCHITECTURE rtl OF my_and_gate IS
BEGIN
  comb_proc : PROCESS (a,b)
  BEGIN
    IF a = '1' AND b = '1' THEN
      out <= '1';
    ELSE
      out <= '0';
    END IF;
  END PROCESS comb_proc;
END ARCHITECTURE rtl;
```

Library  
Definition  
nur für das  
Package

Library  
Definition  
für Entity  
und  
Package

Schlechtes Beispiel:

### File my\_logic\_top.m.vhd

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;
USE work.my_and_gate;

ENTITY my_triple_and IS
  PORT (
    a, b, c : IN  std_logic;
    out      : OUT std_logi
  );
END ENTITY my_triple_and;

ARCHITECTURE struct OF my_triple_and IS

  COMPONENT my_and_gate IS
    PORT (
      a, b : IN  std_logic;
      out : OUT std_logi
    );
  END COMPONENT my_and_gate;

  SIGNAL temp : std_logic;
BEGIN
  u1 : my_and_gate PORT MAP (
    a => a;
    b => b;
    out => temp;
  );

  u2 : my_and_gate PORT MAP (
    a => c;
    b => temp;
    out => out;
  );
END ARCHITECTURE struct;
```

Einbindung  
des Package  
der Unter-  
einheit

Component  
Definition  
muss bei  
jeder  
Instanzieru-  
ng jedes  
Mal wieder  
eingegeben  
werden ...

### File my\_and\_gate.vhd

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;

ENTITY my_and_gate IS
  PORT (
    a, b : IN  std_logic;
    out : OUT std_logi
  );
END ENTITY my_and_gate;

-----

ARCHITECTURE rtl OF my_and_gate IS
BEGIN
  comb_proc : PROCESS (a,b)
  BEGIN
    IF a = '1' AND b = '1' THEN
      out <= '1';
    ELSE
      out <= '0';
    END IF;
  END PROCESS comb_proc;
END ARCHITECTURE rtl;
```

## 2.2 Einschränkung bei den Signal-Typen

Nicht alle Signal-Typen von VHDL sind gleich effizient und praktisch im Einsatz. Damit der Code synthetisierbar ist, empfehlen sich folgende Einschränkungen:

Nur die folgenden Signal-Typen werden verwendet:

- `std_logic`                      Für alle Single-Bit Signale
- `std_logic_vector`              Für alle nicht-mathematischen Vektoren aus Bits, z.B. Interrupt-Signale, Schalter und Knöpfe, etc.
- `unsigned`                        Für alle rein positiven Zahlen, wie z.B. Zähler, etc.
- `signed`                         Für alle Zahlen mit Vorzeichen.

### 2.2.1 Vermeidung vom Typ „REAL“

Der Typ `REAL` stellt eine Floating-Point Zahl dar. VHDL definiert eine Mindestgenauigkeit von 64 Bit, woraus sich ein Mindestwertebereich von  $-10^{38}$  bis  $+10^{38}$  ergibt. Je nach Implementation kann dies jedoch stark variieren und ist vom Benutzer nicht wirklich kontrollierbar.

Dieser Typ ist sehr gut für Testbench Funktionen und andere Code-Elemente geeignet, welche nicht synthetisiert werden. Für VHDL Code, der aber kompiliert und auf logische Gatter abgebildet werden soll, darf er nicht verwendet werden wenn man seine Arbeit seriös machen will.

### 2.2.2 Vermeidung vom Typ „BOOLEAN“ und „BIT“

Die Typen `BOOLEAN` und `BIT` sind vergleichbar mit dem Typ `std_logic`, haben jedoch nur genau 2 Zustände: `false` und `true`, beziehungsweise `'0'` und `'1'`.

Für die Simulation heisst das, dass Signale von diesem Typ nie „unbekannt“ sind ... sie können ja nur zwei Zustände annehmen. Der Simulator löst dieses Problem elegant, indem einfach eine Annahme gemacht wird ...

... ganz egal, ob das den Gedanken des Designers entspricht, oder nicht.

Wenn ein `std_logic` Signal nicht initialisiert wird, dann wird es als „U“ für Unknown dargestellt ... alle davon abhängigen Signale sind dann auch unbestimmt, und es fällt auf. Gerade deshalb kennt `std_logic` eben neben den Zuständen 1 und 0 auch -, X, U, H, L, W, und Z. Nicht so aber bei `BOOLEAN` und `BIT`.

### 2.2.3 Vermeidung vom Typ „NATURLA“, „INTEGER“ und „POSITIVE“

Auch hier hat der Designer praktisch keine Kontrolle über die effektive Implementation.



Bei Quartus wird der Typ **INTEGER** immer als 32-Bit Zahl implementiert.  
Bei Quartus wird der Typ **NATURAL** immer als 31-Bit Zahl implementiert.

Bei Quartus wird der Typ **POSITIVE** immer als 31-Bit Zahl implementiert.  
Ausserdem kennt **POSITIVE** die wichtige Zahl „0“ nicht.

### Beispiel mit dem Typ „INTEGER“ ...


```

ARCHITECTURE demo OF stupid_fsm IS
  SIGNAL counter : INTEGER := 0;
BEGIN

  main_proc : PROCESS (clock)
  BEGIN
    IF rising_edge(clock) THEN
      IF counter < 11 THEN
        counter <= counter + 1;
        pulse_out <= '0';

      ELSE
        counter <= 0; -- Go by default to 0
        pulse_out <= '1';
      END IF;
    END IF;
  END PROCESS main_proc;
END ARCHITECTURE demo;
  
```

Dies ist ein einfacher Zähler bis 11, der dann wieder bei 0 anfängt. Bei jeder Runde generiert er einen kurzen Puls am Ausgang. Es ist nichts grundsätzlich falsch, es funktioniert, aber ...



Im „RTL netlist viewer“ von Quartus erkennt man jedoch, dass „counter“ mit vollen 32 Bits implementiert wurde, obwohl der Zähler nie über 11 (= 4 Bits) hinauskommt. Ausserdem sieht man auch, dass für das Inkrementieren des Zählers entsprechend ein 32-Bit Addierer verwendet wird. Dazu kommt noch, dass die „Less Than“ Funktion auch aus einem 32-Bit Subtrahierer besteht.

Alles in allem wenig effizient ... mit 43 Logik-Elementen.  
Mit dem Typ **NATURAL** oder **POSITIVE** statt **INTEGER** sind es sogar 72 Logik-Elemente!

### Beispiel mit dem Typ „unsigned(3 DOWNT0 0)“ ...


```

ARCHITECTURE demo OF good_fsm IS
  SIGNAL counter : unsigned(3 DOWNT0 0) := x"0";
BEGIN

  main_proc : PROCESS (clock)
  BEGIN
    IF rising_edge(clock) THEN
      IF counter < 11 THEN
        counter <= counter + 1;
        pulse_out <= '0';

      ELSE
        counter <= x"0"; -- Go by default to 0
        pulse_out <= '1';
      END IF;
    END IF;
  END PROCESS main_proc;
END ARCHITECTURE demo;
  
```

Wieder ein einfacher Zähler bis 11, der dann wieder bei 0 anfängt. Bei jeder Runde generiert er einen kurzen Puls am Ausgang. Mit dem Typ Unsigned erreicht man eine effiziente Implementation



Durch die einfache Umstellung von INTEGER auf unsigned(3 DOWNT0 0) kann man hingegen den Aufwand auf nur 5 Logik-Elemente reduzieren(!!!).

## 3 Guidelines Stufe III

### 3.1 Prefix I

Prefix I dient dazu, die Verwendung von Signalen zu markieren.

Bei I/O Signalen ist dies besonders nützlich, da die Richtungen von Schnittstellen-Signalen eines Moduls auf der nächst höheren Ebene bei der Instanziierung von VHDL aus nicht mehr sichtbar sind. Dazu dienen die Buchstaben i, o und b

Innerhalb eines Moduls ist es auch nützlich, wenn man Variablen und Konstanten leicht erkennen kann. Dazu dienen die Buchstaben v und c.

Übersicht:

i	für Eingangssignale zu einem Modul, Procedure oder Function	(Input)
o	für Ausgangssignale aus einem Modul oder Procedure	(Output)
b	für Bidirektionale Eingangs- und Ausgangssignale.	
c	für Konstanten	
v	für Variablen	

Diese Buchstaben werden dem Prefix-II direkt vorangestellt.

#### Gründe ...

Besonders bei Modulgrenzen hilft es bei der Instanziierung enorm, wenn man weiss, in welche Richtung die Signale laufen, ob sie Ein- oder Ausgänge sind. Das Verbindungs-Symbol „=>“ hilft hier gar nicht. Wenn man die Richtung von Signalen kennt, weiss man auch bei „quick-n-dirty“ provisorischen Einbindungen, welche Signale man z.B. offen lassen kann, und welche man unbedingt anschliessen sollte.

Wenn man den Code gerade schreibt, ist noch alles im Kopf präsent, und solche „offensichtlichen“ Hinweise erscheinen als Zeit- und Platzverschwendung. Wenn man jedoch den eigenen Code nach ein paar Wochen, Monaten oder Jahren wieder anschauen muss, helfen diese kleinen Hinweise den Code schneller wieder zu verstehen und zu überblicken ...

... so ist es zum Beispiel bei grösseren Projekten und Modulen richtig mühsam, im Nachhinein die Signalrichtungen und Zusammenhänge zu erkennen.

## 3.2 Prefix II

Prefix II gibt einen Hinweis auf den Typ und die Bit-Breite eines Signals:

sl_	Typ <code>std_logic</code>
usl_	Typ <code>std_ulogic</code>
slv8_	Typ <code>std_logic_vector</code> , mit Anzeige der Bitbreite (hier 8-Bits)
uslv16_	Typ <code>std_ulogic_vector</code> , mit einer Breite von 16 Bits
sig8_	Typ signed, Mit 1 Vorzeichen-Bit und 7 Bit Magnitude
usig32_	Typ unsigned ohne Vorzeichen-Bit und mi 32 Bit Magnitude
t_	Typen-Definition
r_	Record
a_	Array

Postfix I und II werden mit einem "Underscore" vom Rest des Namens getrennt.

### Gründe ...

Bei der Umwandlung von Signalen erleichtert es die Arbeit, wenn man den Signaltyp schon mit dabei hat. Werkzeuge wie Eclipse zeigen die Definition von Signalen bereits an, aber haben noch für VHDL andere wesentliche Nachteile ...

Studenten die diese Regeln beachtet haben, äusserten sich nach einer kurzen Eingewöhnungsphase in der Regel sehr positiv dazu. Die Anderen erkennen später die Notwendigkeit, das in ihrem Code rückwirkend zu standardisierten ...

## 3.3 Postfix

Postfix markiert gewisse Eigenschaften eines Signals, ähnlich wie bereits Prefix-I und II. Es macht dies jedoch am Ende des Namens. Zur Zeit sind nur 2 sinnvolle Arten definiert:

<code>_n</code>	"Active low signal" für Signale wie Chip-Enable-NOT, Read-NOT, Write-NOT, etc.
-----------------	--

### Gründe ...

Es ist sehr sinnvoll, "active low" Signale auch entsprechend zu kennzeichnen. Besonders bei Logik-Verknüpfungen mit AND und OR werden dann die Zusammenhänge offensichtlicher.

<code>_ena</code>	Verwendung von " <code>_ena</code> " als Abkürzung von "Enable". Dabei soll darauf geachtet werden, dass immer „ <code>_ena</code> “ geschrieben wird, und nicht nur „ <code>_en</code> “. Die Abkürzung " <code>_en</code> " ist nicht eindeutig, ob das Signal jetzt „active high“ (enable) oder als „active low“ (enable not) gilt. Bei Namen mit „ <code>_ena</code> “ bzw. „ <code>_ena_n</code> “ ist es dann klar.
-------------------	---

### Gründe ...

Nehmen wir an, wir finden in einem fremden Code das Signal „`memory_en`“ ... Ist dieses Signal jetzt „active high“, oder „active low“ ... oder ist es das „active low“ Chip-Select Signal für Memory Block E?

## 3.4 Dual Process Coding Style

(Dieser Abschnitt kommt ursprünglich aus dem Dokument “vhdl2proc.pdf” von Jiri Gaisler)


Der grösste Unterschied zwischen VHDL und einer Standard-Programmiersprache wie C ist, dass VHDL gleichzeitig auszuführende Befehle erlaubt, welche über Events ausgelöst werden, und nicht so sequentiell abgearbeitet werden, wie sie geschrieben sind. Dies bildet die tatsächlichen Vorgänge in Hardware besser ab, doch bleibt es eine Herausforderung, dies richtig zu verstehen und zu analysieren wenn die Zahl der gleichzeitig ablaufenden Vorgänge zu gross wird (so ab 50....).

Andererseits sind Ingenieure gewohnt sequentiell geschriebene Programme durchzudenken. Der Fluss von „vorher“, „jetzt“, „nachher“ ist einfacher nachzuvollziehen und verständlicher.

Die zwei-Prozess-Methode bildet eine einheitliche Art von VHDL Programmierung, welche die Parallelität von VHDL mit den Vorteilen einer sequentiellen Programmierung verbindet.

Jedes Modul oder Einheit hat dabei genau 2 Prozesse: einen kombinatorischen Prozess für alle asynchronen Vorgänge, und einen registrierten Prozess mit allen Registern.

Dabei wird der Algorithmus in sequentieller Art (nicht-gleichzeitig) im kombinatorischen Prozess kodiert, während sich im registrierten Prozess nur Register (Flip-Flops) befinden.



Die Figur zeigt die schematische Darstellung eines Moduls mit 2 Prozessen. Alle Eingänge sind mit „D“ markiert und mit dem kombinatorischen Prozess verbunden. Registrierte Signale kommen als „r“ in den kombinatorischen Prozess, und verlassen diesen als „r\_next“.

Die Funktion des kombinatorischen Prozesses kann mit 2 Gleichungen beschrieben werden:

$$\begin{aligned}
 Q &= f_q(D, r) \\
 r_{next} &= f_r(D, r)
 \end{aligned}$$

Zusammen mit dem registrierten Prozess, welcher praktisch ganz ohne Logik auskommt, genügen diese beiden Prozesse, um die gesamte Funktionalität des Moduls auszudrücken.

Der Code wird noch wesentlich kompakter und übersichtlicher, wenn man Records verwendet.

## 3.5 Beispiel für Dual-Coding Style ohne Records

Das Beispiel zeigt einen 8-Bit Zähler mit Wrap-around mit Start- und Stopp Funktion.

Mit einem Start-Signal kann man den Zähler starten, und er zählt so lange, bis ein Signal auf dem Stopp-Knopf kommt. Wenn beide Signale gleichzeitig kommen, dann „gewinnt“ das Start-Signal.

Durch die Implementation hat das Start-Signal bewusst die höhere Priorität als das Stopp Signal.

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;

PACKAGE counter8_pkg IS
  COMPONENT counter8 PORT (
    isl_clock          : IN  std_logic; -- System Signals
    isl_reset         : IN  std_logic;
    isl_start         : IN  std_logic; -- counter control
    isl_stop          : IN  std_logic; --
    ousig8_count_value : OUT unsigned(7 DOWNTO 0)
  );
END COMPONENT counter8;
END PACKAGE counter8_pkg;
```

---

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;
USE IEEE.numeric_std.ALL;

ENTITY counter8 IS
  PORT (
    isl_clock          : IN  std_logic; -- System Signals
    isl_reset         : IN  std_logic;
    isl_start         : IN  std_logic; -- counter control
    isl_stop          : IN  std_logic; --
    ousig8_count_value : OUT unsigned(7 DOWNTO 0)
  );
END ENTITY counter8;
```

---



ARCHITECTURE rtl OF counter8 IS

```
SIGNAL usig8_counter_r, usig8_counter_r_next      : unsigned(7 DOWNT0 0);
SIGNAL sl_counting_r, sl_counting_r_next         : std_logic;

BEGIN

-- ## Combinatorial process
-- #####
counter8_comb_proc : PROCESS (isl_reset, isl_reset, isl_start, isl_stop,
                             usig8_counter_r, sl_counting_r)

    VARIABLE vusig8_counter          : unsigned(7 DOWNT0 0);
    VARIABLE vsl_counting             : std_logic;
BEGIN
    -- Keep variables stable at all times
    vusig8_counter := usig8_counter_r;
    vsl_counting   := sl_counting_r;

    -- Counter control
    IF isl_start = '1' THEN
        vsl_counting := '1';
    ELSIF isl_stop = '1' THEN
        vsl_counting := '0';
    END IF;

    -- Counter
    IF sl_counting_r = '1' THEN
        vusig8_counter := usig8_counter_r + 1;
    END IF;

    -- Reset condition last ... to give highest priority during synthesis
    IF isl_reset = '1' THEN
        vsl_counting := '0';
        vusig8_counter := (OTHERS => '0');
    END IF;

    -- Copy variables to signals
    usig8_counter_r_next <= vusig8_counter;
    sl_counting_r_next   <= vsl_counting;
END PROCESS counter8_comb_proc;

-- ## Register process
-- #####
counter8_reg_proc : PROCESS (isl_reset, isl_clock) BEGIN
    IF rising_edge(isl_clock) THEN
        usig8_counter_r <= usig8_counter_r_next;
        sl_counting_r    <= sl_counting_r_next;
    END IF;
END PROCESS counter8_reg_proc;

-- Generate output signals
ousig8_count <= usig8_counter_r;

END ARCHITECTURE rtl;
```

## 3.6 Record Typen

(Dieser Abschnitt basiert auf dem Dokument “vhdl2proc.pdf” von Jiri Gaisler.)

Auch wenn die Methode des “Dual Coding Style” recht elegant ist, wird dies mit realen Signalen und Bussen rasch komplex und unübersichtlich. In der Grafik auf der vorgehenden Seite stehen die Bezeichnungen „r“ und „r\_next“ für ein Bündel von Signalen, das aus dem FSM (Final State Machine) Zustand, registrierten Ausgängen und internen registrierten Variablen besteht, wie zum Beispiel Zähler, Flags, Konfigurations-Bits, Start- und Stopp-Einstellungen und noch vielem mehr.

Entsprechend gibt es eine lange Liste bei der Definition der Signale z.B. mit dem Prefix oder Postfix „r“, und dann auch noch dasselbe für „r\_next“.

Andererseits gibt es in VHDL das Konstrukt „Record“, was im Grunde einer Bündel-Definition von Signalen gleichkommt. Man muss dabei nur zwei kleine Details beachten, damit diese Records wirklich synthetisierbar bleiben:

- Alle Elemente des Records müssen statisch und zum Zeitpunkt der Übersetzung bekannt sein.
- Bei der Verwendung für Schnittstellen müssen alle Elemente eines Records die gleiche „Richtung“ aufweisen. Man darf also nicht Signale vom Typ „IN“ mit Signalen vom Typ „OUT“ mischen ... sondern muss allenfalls 2 Records definieren.

Wenn man dies berücksichtigt, ist alles sehr einfach und sehr sauber.

Man greift mit dem „.“ Operator (Punkt) auf jedes Element eines Records zu.

### Beispiel ...

```
...  
ARCHITECTURE rtl OF demo_1 IS  
  
    TYPE    t_demo_1 IS RECORD  
        usig8_sync_counter    : unsigned (7 DOWNTO 0);  
        sl_sync_start         : std_logic;  
    END RECORD t_demo_1;  
  
    SIGNAL r                    : t_demo_1;  
  
BEGIN  
  
    r.usig8_sync_counter    <= x"02";  
    r.sl_sync_start         <= '0';  
  
...
```



## 3.7 Variablen statt Signale im kombinatorischen Prozess

(Dieser Abschnitt basiert auf dem Dokument “vhdl2proc.pdf” von Jiri Gaisler.)

In einem rein kombinatorischen Prozess kann es leicht vorkommen, dass ein Signal nicht in jedem der verschachtelten **IF ... THEN ... ELSE ... END IF**; Pfade gebraucht wird und so einen expliziten Wert erhält. In diesem Fall nimmt der VHDL Compiler an, dass der Benutzer den alten Wert über eine Taktflanke hinaus behalten will ... und fügt in der Schaltung ein **Latch** ein.

Dies ist eine potentielle Quelle für Logik-Fehler, die dann sehr schwer zu identifizieren sind.

### Beispiel ...

```
-- Generate 2 Sync signals ...
IF r.usig10_count = 1023 THEN
    r_next.usig10_sync_count := r.usig10_sync_count + 1;
    r_next.sl_sync_1      := '0';
    r_next.sl_sync_2      := '0';
ELSIF r.usig10__count = 10 THEN
    r_next.sl_sync_1      := '1';
ELSIF r.usig10_count = 512 THEN
    r_next.sl_sync_2      := '1';
END IF;
```

Wenn der Zähler 1023 erreicht, wird er auf 0 zurückgesetzt und auch die beiden Sync Signale werden gelöscht. Eines wird nach 10 Taktschritten wieder gesetzt, das andere bei 512.

Alles klar ... und trotzdem gibt es je ein Latch für `sl_sync_1` und `sl_sync_2` ...  
... weil diese Signale nicht auf jedem möglichen logischen Pfad zugewiesen werden, sondern weil der Programmierer annimmt, dass der Wert auf 0 bleibt, wenn er nichts anderes sagt ...

Andererseits kann es auch leicht vorkommen, dass ein Signal innerhalb eines Prozesses mehrfach zugewiesen wird. Dies wird von FPGA-Compilern grosszügigerweise ignoriert, wobei dann effektiv die letzte Zuweisung gültig ist ... was je nach dem eine gute oder schlechte Annahme sein kann – aber sicher kein sauberer Kodier-Stil ist.

### Beispiel ...

```
-- Generate 2 single-cycle Sync pulses ...
r_next.sl_sync_1 := '0';
r_next.sl_sync_2 := '0';

IF r.usig10_count = 1023 THEN
    r_next.usig10_sync_count := r.usig10_sync_count + 1;
ELSIF r.usig10__count = 10 THEN
    r_next.sl_sync_1 := '1';      -- Second assignment to sl_sync_1
ELSIF r.usig10_count = 512 THEN
    r_next.sl_sync_2 := '1';      -- Second assignment to sl_sync_2
END IF;
```

All diese Probleme kann man elegant vermeiden, wenn man am Anfang eines kombinatorischen Prozesses alle Ausgangssignale zunächst als Variablen definiert, und erst kurz vor dem Ende des Prozesses den Signalen zuweist.

Auf diese Weise kombiniert man die Vorteile der beiden Typen zu einem sauberen Stil:

<b>Eigenschaften von Signalen</b>	<b>Eigenschaften von Variablen</b>
- <b>Existieren auch ausserhalb von Prozessen</b>	- Existieren nur innerhalb von Prozessen werden bei Prozess-Aufruf erschaffen und am Prozessende zerstört
- Können / sollen nur einmal zugewiesen werden	- <b>Können beliebig mehrfach zugewiesen werden</b>
- Werden parallel / gleichzeitig verarbeitet	- <b>Werden sequentiell abgearbeitet</b>

Zusammen mit der Verwendung von Records wird die Sache ganz einfach und elegant, da jetzt nur noch ein Record dem anderen zugewiesen werden muss, und nicht jedes Signal einzeln. Die Variable „v“ ist vom selben Typ wie „r“ und „r\_next“.  
 Durch die pauschale Zuweisung am Anfang des Prozesses sind alle Teile von „v“ initialisiert. Am Ende wird dann das unterdessen veränderte „v“ dem „r\_next“ zugewiesen, und fertig.

```

Beispiel ...

...
    SIGNAL r, r_next          : t_demo_1;

    BEGIN

    -- ## Combinatorial process
    -- #####
    Demo_1_comb_proc : PROCESS (isl_reset, r)
        VARIABLE v          : t_demo_1;
    BEGIN
        v := r;           -- Initialize to keep variables stable at all times

        -- Process internals ...
        -- ...

        r_next    <= v; -- Copy variables to signals
    END PROCESS demo_1_comb_proc;

...

```



## 3.8 Beispiel Counter8 (Kapitel 3.5) aber mit Records

```
ARCHITECTURE rtl OF counter8 IS

    TYPE t_counter8_registers IS RECORD
        usig8_counter      : unsigned(7 DOWNT0 0);
        sl_counting        : std_logic;
    END RECORD t_counter8_registers;

    SIGNAL r, r_next       : t_counter8_registers;

BEGIN

    -- ## Combinatorial process
    -- #####
    counter8_comb_proc : PROCESS (isl_reset, isl_reset, isl_start, isl_stop, r)

        VARIABLE v          : t_counter8_registers;

    BEGIN
        v := r;           -- Keep variables stable at all times

        -- Counter control
        IF isl_start = '1' THEN
            v.sl_counting := '1';
        ELSIF isl_stop = '1' THEN
            v.sl_counting := '0';
        END IF;

        -- Counter
        IF r.sl_counting = '1' THEN
            v.usig8_counter := r.usig8_counter + 1;
        END IF;

        -- Reset condition last ... to give highest priority during synthesis
        IF isl_reset = '1' THEN
            v.sl_counting := '0';
            v.usig8_counter := (OTHERS => '0');
        END IF;

        r_next <= v; -- Copy variables to signals
    END PROCESS counter8_comb_proc;

    -- ## Register process
    -- #####
    counter8_reg_proc : PROCESS (isl_reset, isl_clock) BEGIN
        IF rising_edge(isl_clock) THEN
            r <= r_next;
        END IF;
    END PROCESS counter8_reg_proc;

    -- Generate output signals
    ousig8_count <= r.usig8_counter;

END ARCHITECTURE rtl;
```

## 3.9 Verwendung von Records für I/O Signale

(Dieser Abschnitt basiert auf dem Dokument "vhdl2proc.pdf" von Jiri Gaisler.)

Genauso wie ein Record-Bündel hilft die verschiedenen Signale innerhalb eines Moduls zusammenzufassen und übersichtlich zu gestalten, kann man die gleiche Methode anwenden um die Eingänge und Ausgänge eines Moduls übersichtlicher zu gestalten.

Zwingend zu beachten:

- Records müssen nach Signal-Richtung getrennt werden. Es können nicht IN und OUT oder INOUT Signale im gleichen Record nebeneinander existieren.

Praktisch zu beachten:

- Man muss nicht alle I/O Signale in ein Input- und ein Output-Record stecken ... man kann diese viel sinnvoller aufteilen
- Man kann Records so gruppieren, dass die Bündel dann auf der nächst höheren Ebene als Bündel zu einem anderen Block verbunden werden können, ohne diese aufzutrennen.
- Man kann die Bündel auch nach Schnittstellen übersichtlich zusammenfassen, wie z.B. DRAM, SRAM, UART, etc.

Jiri Gaisler empfiehlt ausserdem, dass man Takt- und Reset-Signale zur Übersichtlichkeit nicht in ein Bündel integriert, sondern ausdrücklich als „normale“ Verbindungen führt.

## 3.10 Definition von RECORDs im PACKAGE

Wenn man für Schnittstellen-Signale Records verwendet, dann muss natürlich die hierarchisch nächst höhere Einheit diesen Typen auch kennen. Die elegante Methode dafür ist es, ein solches Record nur einmal im PACKAGE zu einem Modul zu definieren, und dieses dann jeweils mit USE sowohl der nächst höheren Einheit wie auch dem eigenen Modul zur Verfügung zu stellen.

## 3.11 Beispiel für Dual Coding Style und Records

Das folgende Beispiel zeigt ein reales Modul zur konfigurierbaren Erzeugung von Synchronsignalen für eine VGA Schnittstelle.

Für die Ausgabe der Signale wurden 2 verschiedene Records gewählt:

- Synchronsignale, welche direkt an die VGA Schnittstelle gehen
- Adress-Information, welche die Datengenerierung oder Memory-Zugriff benötigt

Entsprechend wurden die registrierten Signale innerhalb des Moduls auch entsprechend gruppiert.



### 3.11.1 VGA\_addr\_counter PACKAGE

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;
USE IEEE.numeric_std.ALL;
```

```
PACKAGE vga_addr_counter_pkg IS
```

```
CONSTANT ci_vga_coord_width : INTEGER := 11; -- number of bits
CONSTANT ci_vga_addr_width  : INTEGER := 2 * ci_vga_coord_width;
```

Die Bit-Breite ist für alle Zähler und Schnittstellen über die Konstante `ci_vga_coord_width` parameterisiert

```
TYPE t_vga_timing_record IS RECORD
  sl_sync      : std_logic;
  sl_hsync     : std_logic;
  sl_vsync     : std_logic;
  sl_data_valid : std_logic;
  sl_image_start : std_logic;
END RECORD t_vga_timing_record;
```

Diese Signale gehen in erster Linie zur VGA Schnittstelle

Diese Signale gehen in erster Linie zum Bildspeicher

```
TYPE t_vga_addr_record IS RECORD
  usig_addr      : unsigned(ci_vga_addr_width-1 DOWNT0 0);
  usig_x_coord   : unsigned(ci_vga_coord_width-1 DOWNT0 0);
  usig_y_coord   : unsigned(ci_vga_coord_width-1 DOWNT0 0);
  sl_data_valid  : std_logic;
END RECORD t_vga_addr_record;
```

```
COMPONENT vga_addr_counter IS
```

Generische Parameter können bei der Instanziierung überschrieben werden, oder als Default-Werte belassen werden

```
GENERIC (
  csl_hsync_polarity : std_logic := '1'; -- Active high
  cusig_vga_hsync_width : unsigned(ci_vga_coord_width-1 DOWNT0 0)
  := to_unsigned(120, ci_vga_coord_width);
  cusig_h_front_porch : unsigned(ci_vga_coord_width-1 DOWNT0 0)
  := to_unsigned(56, ci_vga_coord_width);
  cusig_vga_img_width : unsigned(ci_vga_coord_width-1 DOWNT0 0)
  := to_unsigned(800, ci_vga_coord_width);
  cusig_h_back_porch : unsigned(ci_vga_coord_width-1 DOWNT0 0)
  := to_unsigned(64, ci_vga_coord_width);
  csl_vsync_polarity : std_logic := '1'; -- Active high
  cusig_vga_vsync_width : unsigned(ci_vga_coord_width-1 DOWNT0 0)
  := to_unsigned(6, ci_vga_coord_width);
  cusig_v_front_porch : unsigned(ci_vga_coord_width-1 DOWNT0 0)
  := to_unsigned(37, ci_vga_coord_width);
  cusig_vga_img_height : unsigned(ci_vga_coord_width-1 DOWNT0 0)
  := to_unsigned(600, ci_vga_coord_width);
  cusig_v_back_porch : unsigned(ci_vga_coord_width-1 DOWNT0 0)
  := to_unsigned(23, ci_vga_coord_width)
);
```

Hier endlich die PORT Definition ...

```
PORT (
  isl_reset      : IN std_logic;
  isl_clock      : IN std_logic;
  r_vga_timing_out : OUT t_vga_timing_record;
  r_vga_addr_out  : OUT t_vga_addr_record
);
```

```
END COMPONENT vga_addr_counter;
END PACKAGE vga_addr_counter_pkg;
```

### 3.11.2 VGA\_addr\_counter ENTITY

Die generischen Parameter zur Konfiguration müssen in der Entity auch aufgelistet sein, und **müssen** einen Wert aufweisen ... auch wenn dieser nie gebraucht wird und immer durch die Werte im Package oder in der nächst höheren Einheit überschrieben werden.

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;
USE IEEE.numeric_std.ALL;
```

Damit die ENTITY die Definitionen des PACKAGE kennt, muss es hier mit USE Klausel eingeführt werden.

```
USE work.vga_addr_counter_pkg.ALL;
```

```
ENTITY vga_addr_counter IS
```

Generische Parameter müssen auch in der ENTITY Werte haben, auch wenn diese immer vom PACKAGE oder der Instanziierung überschrieben werden.

```
GENERIC (
    csl_hsync_polarity      : std_logic := '1';
    cusig_vga_hsync_width  : unsigned(ci_vga_coord_width-1 DOWNT0 0):=(OTHERS=>'0');
    cusig_h_front_porch    : unsigned(ci_vga_coord_width-1 DOWNT0 0):=(OTHERS=>'0');
    cusig_vga_img_width    : unsigned(ci_vga_coord_width-1 DOWNT0 0):=(OTHERS=>'0');
    cusig_h_back_porch     : unsigned(ci_vga_coord_width-1 DOWNT0 0):=(OTHERS=>'0');

    csl_vsync_polarity     : std_logic := '1';
    cusig_vga_vsync_width  : unsigned(ci_vga_coord_width-1 DOWNT0 0):=(OTHERS=>'0');
    cusig_v_front_porch    : unsigned(ci_vga_coord_width-1 DOWNT0 0):=(OTHERS=>'0');
    cusig_vga_img_height   : unsigned(ci_vga_coord_width-1 DOWNT0 0):=(OTHERS=>'0');
    cusig_v_back_porch     : unsigned(ci_vga_coord_width-1 DOWNT0 0):=(OTHERS=>'0');
);

PORT (
    isl_reset              : IN  std_logic;
    isl_clock              : IN  std_logic;
    r_vga_timing_out       : OUT t_vga_timing_record;
    r_vga_addr_out         : OUT t_vga_addr_record
);
END ENTITY vga_addr_counter;
```

### 3.11.3 VGA\_addr\_counter ARCHITECTURE

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;
USE IEEE.numeric_std.ALL;

USE work.vga_addr_counter_pkg.ALL;
```

Dies sind aus den Parametern abgeleitete Konstanten. Da sie statisch sind, ist es einfach praktisch diese voraus zu berechnen, statt im eigentlichen Code.

```
ARCHITECTURE rtl OF vga_addr_counter IS
```

```
CONSTANT cusig_pixel_per_line
    : unsigned(ci_vga_coord_width-1 DOWNT0 0)
    := cusig_vga_hsync_width
    + cusig_h_front_porch
    + cusig_vga_img_width
    + cusig_h_back_porch;

CONSTANT cusig_lines_per_frame
    : unsigned(ci_vga_coord_width-1 DOWNT0 0)
    := cusig_vga_vsync_width
    + cusig_v_front_porch
    + cusig_vga_img_height
    + cusig_v_back_porch;
```



```
TYPE vga_addr_count_registers IS RECORD
  usig_vga_h_counter      : unsigned(ci_vga_coord_width-1 DOWNT0 0);
  usig_vga_v_counter      : unsigned(ci_vga_coord_width-1 DOWNT0 0);
  sl_h_pixel_valid        : std_logic;
  sl_v_pixel_valid        : std_logic;
END RECORD vga_addr_count_registers;

SIGNAL r, r_next          : vga_addr_count_registers;
SIGNAL r_timing, r_next_timing : t_vga_timing_record;
SIGNAL r_addr, r_next_addr  : t_vga_addr_record;

BEGIN

-- ## Combinatorial Process
-- #####
vga_addr_counter_comb_proc : PROCESS (isl_reset, r, r_timing, r_addr)

  VARIABLE v          : vga_addr_count_registers;
  VARIABLE v_timing   : t_vga_timing_record;
  VARIABLE v_addr     : t_vga_addr_record;

BEGIN
  v          := r;          -- Keep variables stable
  v_timing   := r_timing;  -- So vermeidet man Latches
  v_addr     := r_addr;

  v_timing.sl_image_start := '0'; -- Single-cycle pulse

  -- Horizontal Counter
  -- =====
  IF r.usig_vga_h_counter < cusig_pixel_per_line - 1 THEN
    v.usig_vga_h_counter := r.usig_vga_h_counter + 1;

    -- Clear horizontal sync
    IF r.usig_vga_h_counter = cusig_vga_hsync_width - 1 THEN
      v_timing.sl_hsync := NOT csl_hsync_polarity;
    END IF;

    -- Calculate horizontal address
    IF r.usig_vga_h_counter >= cusig_h_back_porch
    AND r.usig_vga_h_counter < cusig_h_back_porch+cusig_vga_img_width-1 THEN
      v_addr.usig_x_coord := r_addr.usig_x_coord + 1;
      v.sl_h_pixel_valid := '1';
    ELSE
      v.sl_h_pixel_valid := '0';
    END IF;

  ELSE
    -- Horizontal signal wrap-around
    v.usig_vga_h_counter := (OTHERS => '0');
    v_timing.sl_hsync    := csl_hsync_polarity;
    v_addr.usig_x_coord  := (OTHERS => '0');

    -- Vertical Counter
    -- =====
    IF r.usig_vga_v_counter < cusig_lines_per_frame - 1 THEN
      v.usig_vga_v_counter := r.usig_vga_v_counter + 1;

      -- Clear vertical sync
      IF r.usig_vga_v_counter = cusig_vga_vsync_width - 1 THEN
        v_timing.sl_vsync := NOT csl_vsync_polarity;
      END IF;
    END IF;
  END IF;
END PROCESS;

```



```
-- Calculate vertical address
IF r.usig_vga_v_counter >= cusig_v_back_porch
AND r.usig_vga_v_counter < cusig_v_back_porch
    + cusig_vga_img_height - 1 THEN
    v_addr.usig_y_coord := r_addr.usig_y_coord + 1;
    v.sl_v_pixel_valid := '1';
ELSE
    v.sl_v_pixel_valid := '0';
END IF;

ELSE
    -- Vertical wrap-around
    v.usig_vga_v_counter := (OTHERS => '0');
    v_timing.sl_image_start := '1';
    v_timing.sl_vsync := csl_vsync_polarity;
    v_addr.usig_y_coord := (OTHERS => '0');
END IF;
END IF;

-- Derived Signals
-- =====
v_addr.usig_addr := v_addr.usig_y_coord * cusig_pixel_per_line
    + v_addr.usig_x_coord;

v_timing.sl_data_valid := v.sl_h_pixel_valid AND v.sl_v_pixel_valid;
v_addr.sl_data_valid := v.sl_h_pixel_valid AND v.sl_v_pixel_valid;

v_timing.sl_sync := (v_timing.sl_hsync AND csl_hsync_polarity)
    OR (v_timing.sl_vsync AND csl_vsync_polarity);

-- Reset
-- =====
IF isl_reset = '1' THEN
    v.usig_vga_h_counter := cusig_pixel_per_line - 1;
    v.usig_vga_v_counter := cusig_lines_per_frame - 1;
    -- Avoid stuck-at warning for higher pins
    v_addr.usig_addr := (OTHERS => '1');
END IF;

-- Copy variables to signals
r_next <= v;
r_next_timing <= v_timing;
r_next_addr <= v_addr;
END PROCESS vga_addr_counter_comb_proc;

-- ## Register Process
-- #####
vga_addr_counter_reg_proc : PROCESS (isl_clock)
BEGIN
    IF rising_edge(isl_clock) THEN
        r <= r_next;
        r_timing <= r_next_timing;
        r_addr <= r_next_addr;
    END IF;
END PROCESS vga_addr_counter_reg_proc;

-- Output assignments
r_vga_timing_out <= r_timing;
r_vga_addr_out <= r_addr;

END ARCHITECTURE rtl;
```

Reset kommt aanz am Schluss ... so hat es die höchste Priorität.

Alle 3 Register-Records müssen hier umkopiert werden!

Alle 3 Register-Records müssen hier umkopiert werden!



### 3.11.4 VGA\_addr\_counter Testbench

Das spezielle bei dieser Testbench ist die Ausnutzung der Parameterisierung des Moduls. Dabei werden relativ kleine Werte für die horizontalen und vertikalen Bildeigenschaften genommen, was die Simulationszeit erheblich verkürzt. Bei gleicher Pixel-Frequenz sind es dann nur noch 150  $\mu$ s pro Bild statt 13.88 ms.

```

LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;
USE IEEE.numeric_std.ALL;

USE work.vga_addr_counter_pkg.ALL;

ENTITY vga_addr_counter_tb IS
END ENTITY vga_addr_counter_tb;

ARCHITECTURE sim OF vga_addr_counter_tb IS

SIGNAL sl_clock          : std_logic := '0';
SIGNAL sl_reset          : std_logic := '0';

SIGNAL r_vga_timing      : t_vga_timing_record;
SIGNAL r_vga_addr        : t_vga_addr_record;

BEGIN

-- ## Instantiate Device Under Test
-- ##
-- #####
my_vga_addr_counter : vga_addr_counter
GENERIC MAP (
    csl_hsync_polarity      => '1',          -- Active high polarity
    cusig_vga_hsync_width  => to_unsigned(12, ci_vga_coord_width),
    cusig_h_front_porch    => to_unsigned( 6, ci_vga_coord_width),
    cusig_vga_img_width    => to_unsigned(80, ci_vga_coord_width),
    cusig_h_back_porch     => to_unsigned( 8, ci_vga_coord_width),

    csl_vsync_polarity     => '1',          -- Active high polarity
    cusig_vga_vsync_width  => to_unsigned( 6, ci_vga_coord_width),
    cusig_v_front_porch    => to_unsigned( 7, ci_vga_coord_width),
    cusig_vga_img_height   => to_unsigned(60, ci_vga_coord_width),
    cusig_v_back_porch     => to_unsigned( 3, ci_vga_coord_width)
)
PORT MAP (
    isl_reset              => sl_reset,
    isl_clock              => sl_clock,
    r_vga_timing_out       => r_vga_timing,
    r_vga_addr_out         => r_vga_addr
);

-- ## sl_clock and sl_reset SIGNALs
-- #####
sl_clock <= NOT sl_clock after 10 ns; -- 50 MHz
sl_reset <= '1' after 20 ns,'0' after 60 ns;

END ARCHITECTURE behavioral;

```

Instanziierung des Moduls mit ganz eigenen (kleinen) Parametern ...

### 3.11.5 Beispiel VGA\_addr\_counter Instanziierung

Ganz analog zur Instanziierung in der Testbench kann dieses Modul z.B. mit Parametern für eine XGA Ausgabe eingebaut werden. Die verschiedenen Zähler sind bereits für die notwendigen 11-Bit Breite bereits konfiguriert.

Die einzige Herausforderung ist dann nur noch, das Timing für 193.16 MHz Pixelfrequenz zu erfüllen.

```
-- ## Instantiate Device Under Test
-- ##
-- #####
my_vga_addr_counter : vga_addr_counter
GENERIC MAP (
    csl_hsync_polarity      => '1',          -- Active high polarity
    cusig_vga_hsync_width  => to_unsigned( 208, ci_vga_coord_width),
    cusig_h_front_porch    => to_unsigned( 128, ci_vga_coord_width),
    cusig_vga_img_width    => to_unsigned(1920, ci_vga_coord_width),
    cusig_h_back_porch     => to_unsigned( 336, ci_vga_coord_width),

    csl_vsync_polarity     => '1',          -- Active high polarity
    cusig_vga_vsync_width  => to_unsigned(  3, ci_vga_coord_width),
    cusig_v_front_porch    => to_unsigned(  1, ci_vga_coord_width),
    cusig_vga_img_height   => to_unsigned(1200, ci_vga_coord_width),
    cusig_v_back_porch     => to_unsigned( 38, ci_vga_coord_width)
)
PORT MAP (
    isl_reset      => sl_reset,
    isl_clock      => sl_clock,
    r_vga_timing_out => r_vga_timing,
    r_vga_addr_out  => r_vga_addr
);
```

*Instanziierung des Moduls mit ganz anderen Parametern für einen grossen Bildschirm*



## 3.12 Vermeidung von WHEN Befehlen

Es gibt in VHDL einen Konstrukt mit Namen „**WHEN**“, welche von der Funktion her einer **IF ... THEN ... ELSE ... END IF;** - Folge sehr ähnlich ist. Nur ist dieses Konstrukt absolut nicht intuitiv: Ursache und Wirkung sind vertauscht. Deshalb führt dessen Verwendung leicht zu Fehlern.

### Beispiel für den WHEN Befehl

```

ARCHITECTURE when_example OF mux4_1 IS
BEGIN
    output <= in0 WHEN (s1 & s0)="00" ELSE
               in1 WHEN (s1 & s0)="01" ELSE
               in2 WHEN (s1 & s0)="10" ELSE
               in3 WHEN (s1 & s0)="11" ELSE
               'X';
END when_example;
  
```



Genauso gibt es auch den WITH Befehl, den man aus den gleichen Gründen ebenfalls meiden sollte:

### Beispiel für den WITH Befehl

```

ARCHITECTURE with_example OF mux4_1 IS

SIGNAL sel : STD_LOGIC_VECTOR(1 DOWNTO 0);
-----
BEGIN
    sel <= s1 & s0; -- concatenate s1 and s0
    WITH sel SELECT
        output <= in0 WHEN "00",
                  in1 WHEN "01",
                  in2 WHEN "10",
                  in3 WHEN "11",
                  'X' WHEN OTHERS;
END with_example;
  
```

Es gehört zu einem guten und lesbaren Stil, dass man auf diese Konstrukte verzichten kann.

### 3.13 VHDL Block Namen

**ENTITY** Name: Der Name soll ausdrucksstark sein und die Funktion des Moduls klar benennen. Es werden nur Kleinbuchstaben verwendet, mit dem “\_” Underscore Character zur Trennung von Wörtern.

**COMPONENT** Name: Ist der gleiche Name wie für die **ENTITY** .

**PACKAGE** Name: Ist der Name der **ENTITY** mit dem Zusatz **\_pkg**.

**ARCHITECTURE** Name:

“rtl”	Für synthetisierbare RTL Logik welche aus kombinatorischen und registrierten Prozessen besteht.
“struct”	Für reine Verbindungen-Hierarchien. Dabei hat es in diesem Modul dann keine Prozesse oder Entscheidungen, nur “Verdrahtung”.
“sim”	Für nicht-synthetisierbare Logik, die nur zur Simulation dient. Das gleiche wie “behavioral”, aber “kürzer”.
“fpga”	Für FPGA-optimierte Schaltungen.
“altera”	Für Altera FPGA-spezifische Schaltungen (z.B. Speicher oder PLL Instanziierungen).
“xilinx”	Für Xilinx FPGA-spezifische Schaltungen (z.B. Speicher oder PLL Instanziierungen).
“actel”	Für Actel FPGA-spezifische Schaltungen (z.B. Speicher oder PLL Instanziierungen).
“asic”	Für ASIC-optimierte und synthetisierbare RTL Logik.
“net”	Für bereits synthetisierte Netzlisten, die dann aus reinen Gate-Level Modulen und ihren Verbindungen bestehen.
“mixed”	Für synthetisierbare Logik aus einem Gemisch von RTL, Verbindungen und synthetisierten Elementen.
“dummy”	Für einen leeren Platzhalter, einfach damit die anderen Module in einem Design verbunden und simuliert werden können. Idealerweise hat es keine hängenden Verbindungen, und erzeugt bei der Kompilation keine unnötigen Fehlermeldungen oder Warnungen.

### 3.14 RTL Design File Namen

Wie man im Beispiel im Kapitel 3.9 sehen konnte, wird bei entsprechender Typen-Deklaration und Generic Liste das **PACKAGE** und die **ENTITY** Definition recht lang.

Um die **ARCHITECTURE** trotzdem übersichtlich zu halten, ist es eine gute Idee diese getrennt zu speichern. Der einzige zusätzliche Aufwand (ausser dass man dann alle 3 Files für die VHDL Kompilierung angeben muss) ist eine nochmalige Deklaration der verwendeten Bibliotheken am Anfang der **ARCHITECTURE**.

VHDL erlaubt es auch, für eine **ENTITY** mehrere verschiedene **ARCHITECTURE** zu definieren. So kann man z.B. bereits früh im Projekt ein „Behavioral“ Implementation schreiben, damit die anderen Teammitglieder bereits simulieren und andere Teile verifizieren können, auch wenn das Modul noch nicht synthetisierbar ist.

Andererseits kann man auch z.B. für Altera und Xilinx spezifische Implementation realisieren, und diese je nach Ziel-Hardware auswählen.

Wenn man ein Modul in 2 oder 3 oder mehr Files aufteilt, ist es eine gute Idee die Namen ähnlich und trotzdem unverwechselbar zu halten. Dabei stehen die z.T. einzelnen Buchstaben mit **.p.vhd** für **PACKAGE**, **.e.vhd** für **ENTITY** und **.a\_rtl.vhd** für eine RTL **ARCHITECTURE**.

Object	VHDL code	File name
Package and component	<pre>LIBRARY ...; USE ...;  PACKAGE &lt;block_name&gt;_pgk IS   COMPONENT &lt;block_name&gt; IS     GENERIC ( ... );     PORT ( ... );   END COMPONENT &lt;block_name&gt;; END PACKAGE &lt;block_name&gt;_pkg;</pre>	<block_name>.p.vhd
Entity	<pre>LIBRARY ...; USE ...;  ENTITY &lt;block_name&gt; IS   GENERIC ( ... );   PORT ( ... ); END ENTITY &lt;block_name&gt;;</pre>	<block_name>.e.vhd
Architecture	<pre>ARCHITECTURE &lt;arch&gt; OF &lt;block_name&gt; IS BEGIN   ... END ARCHITECTURE &lt;arch&gt;;</pre>	<block_name>.a_<arch>.vhd
Mixed	<b>PACKAGE, ENTITY und ARCHITECTURE</b>	<block_name>.m.vhd
Configuration	<b>CONFIGURATION</b>	<block_name>.cfg.vhd