Unterschiede

Hier werden die Unterschiede zwischen zwei Versionen angezeigt.

--- embedded_systems:zynq7000:mapping_flink1 [2020-12-09 09:30] – Urs Graf
+++ embedded_systems:zynq7000:mapping_flink1 [2021-09-24 15:39] – Laszlo Arato
@@ Zeile 1: / Zeile 1: @@
 ====== Pin Mapping for flink1 Configuration ======
-^FPGA pin^flink device^channel number^
+{{:embedded_systems:zynq7000:hardware_b.2_marked_x.jpg?800|}}
+<WRAP blindtable 100%>
+<WRAP blindcell 30%>
+^FPGA Pin^Flink Device^Flink Channel^
 |B19|gpio|0|
 |B20|:::|1|
@@ Zeile 9: / Zeile 15: @@
 |E19|:::|6|
 |F17|:::|7|
-|L19|:::|7|
+|L19|:::|8|
-|M19|:::|7|
+|M19|:::|9|
-|L20|:::|7|
+|L20|:::|10|
-|M20|:::|7|
+|M20|:::|11|
-|M17|:::|7|
+|M17|:::|12|
-|K19|:::|7|
+|K19|:::|13|
-|M18|:::|7|
+|M18|:::|14|
-|J19|:::|7|
+|J19|:::|15|
-|L16|:::|7|
+|L16|:::|16|
-|K17|:::|7|
+|K17|:::|17|
-|L17|:::|7|
+|L17|:::|18|
-|K18|:::|7|
+|K18|:::|19|
-|H16|:::|7|
+|H16|:::|20|
-|J18|:::|7|
+|J18|:::|21|
-|H17|:::|7|
+|H17|:::|22|
-|H18|:::|7|
+|H18|:::|23|
-|G17|:::|7|
+|G17|:::|24|
-|F19|:::|7|
+|F19|:::|25|
-|G18|:::|7|
+|G18|:::|26|
-|F20|:::|7|
+|F20|:::|27|
-|G19|:::|7|
+|G19|:::|28|
-|J20|:::|7|
+|J20|:::|29|
-|G20|:::|7|
+|G20|:::|30|
-|H20|:::|7|
+|H20|:::|31|
-|K14|:::|7|
+|K14|:::|32|
+</WRAP>
+<WRAP blindcell 30%>
+^FPGA Pin^Flink Device^Flink Channel^
+|H15|GPIO|33|
+|J14|:::|34|
+|G15|:::|35|
+|N15|:::|36|
+|L14|:::|37|
+|N16|:::|38|
+|L15|:::|39|
+|M14|:::|40|
+|K16|:::|41|
+|M15|:::|42|
+|J16|:::|43|
+|V18|:::|44|
+|W19|:::|45|
+|N17|:::|46|
+|P15|:::|47|
+|P18|:::|48|
+|Y19|:::|49|
+|W16|:::|50|
+|R16|:::|51|
+|T17|:::|52|
+|R17|:::|53|
+|R18|:::|54|
+|V17|:::|55|
+|W18|:::|56|
+|P19|:::|57|
+|P20|:::|58|
+|T20|:::|59|
+|V20|:::|60|
+|U20|:::|61|
+|W20|:::|62|
+|Y18|:::|63|
+|V16|:::|64|
+|U17|:::|65|
+</WRAP>
+<WRAP blindcell 30%>
+^FPGA Pin^Flink Device^Flink Channel^
+|W15|GPIO|66|
+|U14|:::|67|
+|U18|:::|68|
+|U15|:::|69|
+|U19|:::|70|
+|N18|:::|71|
+|N20|:::|72|
+|T15|:::|73|
+|R14|:::|74|
+|Y16|:::|75|
+|W14|:::|76|
+|Y17|:::|77|
+|Y14|:::|78|
+|T16|:::|79|
+|V15|:::|80|
+|T10|:::|81|
+|U12|:::|82|
+|U13|:::|83|
+|V12|:::|84|
+|V13|:::|85|
+|W13|:::|86|
+|T14|:::|87|
+|P14|:::|88|
+^FPGA Pin^Flink Device^ADC Pin^
+|T11|ADC128S102|DIN|
+|T19|:::|SCLK|
+|R19|:::|CS|
+|T12|:::|DOUT|
+^FPGA Pin^Flink Device^ADC Pin^
+|D20|AD7476|SCLK|
+|F16|:::|CS|
+|E18|:::|DATA|
+</WRAP>
+</WRAP>
+====== Old Pin Mapping for flink1 Configuration ======
+^FPGA pin^flink device^channel number^FPGA pin^flink device^channel number^FPGA pin^flink device^channel number^
+|B19|gpio|0|H15|gpio|33|W15|gpio|66|
+|B20|:::|1|J14|:::|34|U14|:::|67|
+|A20|:::|2|G15|:::|35|U18|:::|68|
+|E17|:::|3|N15|:::|36|U15|:::|69|
+|D19|:::|4|L14|:::|37|U19|:::|70|
+|D18|:::|5|N16|:::|38|N18|:::|71|
+|E19|:::|6|L15|:::|39|N20|:::|72|
+|F17|:::|7|M14|:::|40|T15|:::|73|
+|L19|:::|8|K16|:::|41|R14|:::|74|
+|M19|:::|9|M15|:::|42|Y16|:::|75|
+|L20|:::|10|J16|:::|43|W14|:::|76|
+|M20|:::|11|V18|:::|44|Y17|:::|77|
+|M17|:::|12|W19|:::|45|Y14|:::|78|
+|K19|:::|13|N17|:::|46|T16|:::|79|
+|M18|:::|14|P15|:::|47|V15|:::|80|
+|J19|:::|15|P18|:::|48|T10|:::|81|
+|L16|:::|16|Y19|:::|49|U12|:::|82|
+|K17|:::|17|W16|:::|50|U13|:::|83|
+|L17|:::|18|R16|:::|51|V12|:::|84|
+|K18|:::|19|T17|:::|52|V13|:::|85|
+|H16|:::|20|R17|:::|53|W13|:::|86|
+|J18|:::|21|R18|:::|54|T14|:::|87|
+|H17|:::|22|V17|:::|55|P14|:::|88|
+|H18|:::|23|W18|:::|56|T11|ADC128S102|DIN|
+|G17|:::|24|P19|:::|57|T19|:::|SCLK|
+|F19|:::|25|P20|:::|58|R19|:::|CS|
+|G18|:::|26|T20|:::|59|T12|:::|DOUT|
+|F20|:::|27|V20|:::|60|D20|AD7476|SCLK|
+|G19|:::|28|U20|:::|61|F16|:::|CS|
+|J20|:::|29|W20|:::|62|E18|:::|DATA|
+|G20|:::|30|Y18|:::|63|
+|H20|:::|31|V16|:::|64|
+|K14|:::|32|U17|:::|65|

Infoportal

Infoportal

Unterschiede

Infoportal

Infoportal

Unterschiede

Seiten-Werkzeuge