<?xml version="1.0" encoding="UTF-8"?>
<!-- generator="FeedCreator 1.8" -->
<?xml-stylesheet href="https://wiki.bu.ost.ch/infoportal/lib/exe/css.php?s=feed" type="text/css"?>
<rdf:RDF
    xmlns="http://purl.org/rss/1.0/"
    xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#"
    xmlns:slash="http://purl.org/rss/1.0/modules/slash/"
    xmlns:dc="http://purl.org/dc/elements/1.1/">
    <channel rdf:about="https://wiki.bu.ost.ch/infoportal/feed.php">
        <title>Infoportal embedded_systems:mpc5200</title>
        <description></description>
        <link>https://wiki.bu.ost.ch/infoportal/</link>
        <image rdf:resource="https://wiki.bu.ost.ch/infoportal/lib/tpl/ntb2/images/favicon.ico" />
       <dc:date>2026-06-02T03:11:00+00:00</dc:date>
        <items>
            <rdf:Seq>
                <rdf:li rdf:resource="https://wiki.bu.ost.ch/infoportal/embedded_systems/mpc5200/start?rev=1428141371&amp;do=diff"/>
            </rdf:Seq>
        </items>
    </channel>
    <image rdf:about="https://wiki.bu.ost.ch/infoportal/lib/tpl/ntb2/images/favicon.ico">
        <title>Infoportal</title>
        <link>https://wiki.bu.ost.ch/infoportal/</link>
        <url>https://wiki.bu.ost.ch/infoportal/lib/tpl/ntb2/images/favicon.ico</url>
    </image>
    <item rdf:about="https://wiki.bu.ost.ch/infoportal/embedded_systems/mpc5200/start?rev=1428141371&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2015-04-04T11:56:11+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>embedded_systems:mpc5200:start</title>
        <link>https://wiki.bu.ost.ch/infoportal/embedded_systems/mpc5200/start?rev=1428141371&amp;do=diff</link>
        <description>Freescale MPC5200

[MPC5200]
Der MPC5200 ist ein 32-Bit-RISC-Mikroprozessor aus der der Familie der PowerPC-Prozessoren des Herstellers Freescale. Der Kern basiert vorwiegend auf dem PowerPC 603e (G2_LE-Kern), welcher eine grosse Ähnlichkeit mit dem e300-Kern aufweist. Er enthält eine Double Precision FPU, eine MMU für Daten und Instruktionen, 16 KiB Daten- und Instruktionscache, einen komplexen DMA-Controller (BestComm) für I/O-Operationen, einen SDR/DDR-RAM Controller, einen Ethernet MAC (100 …</description>
    </item>
</rdf:RDF>
