<?xml version="1.0" encoding="UTF-8"?>
<!-- generator="FeedCreator 1.8" -->
<?xml-stylesheet href="https://wiki.bu.ost.ch/infoportal/lib/exe/css.php?s=feed" type="text/css"?>
<rdf:RDF
    xmlns="http://purl.org/rss/1.0/"
    xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#"
    xmlns:slash="http://purl.org/rss/1.0/modules/slash/"
    xmlns:dc="http://purl.org/dc/elements/1.1/">
    <channel rdf:about="https://wiki.bu.ost.ch/infoportal/feed.php">
        <title>Infoportal fpga:virtex_2_pro</title>
        <description></description>
        <link>https://wiki.bu.ost.ch/infoportal/</link>
        <image rdf:resource="https://wiki.bu.ost.ch/infoportal/lib/tpl/ntb2/images/favicon.ico" />
       <dc:date>2026-04-20T03:13:07+00:00</dc:date>
        <items>
            <rdf:Seq>
                <rdf:li rdf:resource="https://wiki.bu.ost.ch/infoportal/fpga/virtex_2_pro/start?rev=1277363040&amp;do=diff"/>
                <rdf:li rdf:resource="https://wiki.bu.ost.ch/infoportal/fpga/virtex_2_pro/xupv2p?rev=1395731678&amp;do=diff"/>
            </rdf:Seq>
        </items>
    </channel>
    <image rdf:about="https://wiki.bu.ost.ch/infoportal/lib/tpl/ntb2/images/favicon.ico">
        <title>Infoportal</title>
        <link>https://wiki.bu.ost.ch/infoportal/</link>
        <url>https://wiki.bu.ost.ch/infoportal/lib/tpl/ntb2/images/favicon.ico</url>
    </image>
    <item rdf:about="https://wiki.bu.ost.ch/infoportal/fpga/virtex_2_pro/start?rev=1277363040&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2010-06-24T09:04:00+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>fpga:virtex_2_pro:start</title>
        <link>https://wiki.bu.ost.ch/infoportal/fpga/virtex_2_pro/start?rev=1277363040&amp;do=diff</link>
        <description>Xilinx Virtex 2 Pro

[Xilinx Virtex 2 Pro]
Die FPGAs der Virtex 2 Pro Familie beinhalten je nach Modell einen oder zwei PowerPC 405 Prozessorkerne.

Boards

	*   Digilent Xilinx XUPV2P</description>
    </item>
    <item rdf:about="https://wiki.bu.ost.ch/infoportal/fpga/virtex_2_pro/xupv2p?rev=1395731678&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2014-03-25T08:14:38+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>fpga:virtex_2_pro:xupv2p</title>
        <link>https://wiki.bu.ost.ch/infoportal/fpga/virtex_2_pro/xupv2p?rev=1395731678&amp;do=diff</link>
        <description>Digilent/Xilinx XUPV2P

[Digilent XUPV2P]
Das XUPV2P Board von Digilent basiert auf einem Virtex 2 Pro FPGA von Xilinx. Dieser enthält als Kern zwei PowerPC 405 Prozessoren. Die Peripherie der Prozessoren kann über das ISE und das EDK von Xilinx individuell für konfiguriert werden.</description>
    </item>
</rdf:RDF>
