Hier werden die Unterschiede zwischen zwei Versionen angezeigt.
Beide Seiten der vorigen RevisionVorhergehende ÜberarbeitungNächste Überarbeitung | Vorhergehende ÜberarbeitungNächste ÜberarbeitungBeide Seiten der Revision | ||
fpga:beispielpciegpio:start [2013-07-15 15:32] – tinner | fpga:beispielpciegpio:start [2013-07-15 16:34] – tinner | ||
---|---|---|---|
Zeile 53: | Zeile 53: | ||
</ | </ | ||
+ | ===== GPIO Block in Qsys einbinden ===== | ||
+ | \\ | ||
+ | Damit der erstellte Block in [[ fpga: | ||
+ | \\ | ||
+ | {{: | ||
+ | \\ | ||
+ | Im sich öffnenden Fenster wählt man im Register //HDL Files// alle für den Block benötigten Files aus.\\ | ||
+ | \\ | ||
+ | {{: | ||
+ | \\ | ||
+ | Im Register //Signals// werden die vorhandenen Signal ihrer Funktion und ihrem Interface zugewiesen. Im hier beschriebenen Beispiele wird für das Signal isl_clk bei Interface //New Clock Input..//, für isl_reset_n //New Reset Input..// und für das Signal oslv_gpios //New Conduit..// ausgewählt. Für die übrigen Signale wählt man das bereits erstellt avalon_slave_0 aus. Danach muss noch die Spalte //Signal Type// ausgefüllt werden. Das ganze sollte dann so aussehen wie in der folgenden Abbildung: | ||
+ | \\ | ||
+ | {{: | ||
+ | \\ | ||
+ | Danach können mit einem klick auf //Remove Interfaces With No Signals// alle unnötigen Interfaces entfernt werden. Danach müssen beim avalon_slave_0 Interface die Clock und die Reset Quelle eingestellt werden. Ebenfalls bei der reset_sink muss ein Clock eingestellt werden. Damit sollten dann alle Fehlermeldungen unten im Fenster verschwunden sein. \\ | ||
+ | \\ | ||
+ | {{: | ||
+ | \\ | ||
+ | Im Register //Library Info// können noch einige Paramter eingestellt werden wie zum Beispiel der Name der Komponente.\\ | ||
+ | \\ | ||
+ | {{: | ||
+ | \\ | ||
+ | Mit Finish wird dann automatisch ein TCL Skript erstellt das im gleichen Ordner wie das Top File der Komponente abgelegt wird. Damit Qsys die erstellte Komponente beim erneuten Aufstarten wieder findet muss der Pfad unter // | ||
+ | \\ | ||
+ | {{: | ||
+ | \\ | ||
+ | ===== PCIe Block in Qsys erstellen ===== | ||
+ | \\ | ||
+ | Wird in Qsys ein Doppelklick auf den \\IP_Compiler for PCI Express\\ ausgeführt wird eine Komponente zum System hinzugefügt. Im erscheinenden Fenster wählt man folgende Einstellungen: | ||
+ | \\ | ||
+ | {{: | ||
+ | ===== System zusammenfügen ===== | ||
+ | \\ | ||
+ | Mit einem Doppelklick auf die selbst geschriebenen Komponenten kann auch sie eingefügt werden. Alle Anderen Komponenten ausser der PCIe und den nun erschienen GPIO Komponenten können gelöscht werden. Danach müssen noch Verbindungen gezogen und bestimmt werden welche Singale Exportiert werden. Dies geschieht mit einem Klick auf \\Click to Export\\. Das fertige System sollte dann folgendermassen aussehen: \\ | ||
+ | \\ | ||
+ | {{: | ||
+ | \\ | ||
+ | Wenn man nun unter // | ||
+ | ===== Einfügen des System in ein Design ===== | ||
+ | \\ |