OST » Wikis » Infoportal Sie befinden sich hier: start » fpga » beispielpciegpio

Infoportal

Unterschiede

Hier werden die Unterschiede zwischen zwei Versionen angezeigt.

Link zu dieser Vergleichsansicht

Beide Seiten der vorigen RevisionVorhergehende Überarbeitung
Nächste Überarbeitung		Vorhergehende Überarbeitung
fpga:beispielpciegpio:start [2013-07-15 16:19] – tinnerfpga:beispielpciegpio:start [2016-12-23 13:12] (aktuell) – graf
Zeile 3: Zeile 3:
 ===== Einführung ===== ===== Einführung =====
 \\ \\
-Auf dieser Seite soll an einem Beispiel gezeigt werden wie GPIOs über eine PCIe Schnittstelle mit einem Linux Rechner angesteuert werden können. Das unten dargestellte Bild zeigt eine Übersicht über das gesamte System. Ein Linux Rechner ist über PCI Express (PCIe) mit einem FPGA verbunden. In diesem befindet sich zwei Blöcke einerseits der von Altera bereitgestellte IP Compiler und anderseits ein selbst geschriebener GPIO Block mit Avalon Interface. \\ +Auf dieser Seite soll an einem Beispiel gezeigt werden, wie GPIOs über eine PCIe Schnittstelle mit einem Linux Rechner angesteuert werden können. Das unten dargestellte Bild zeigt eine Übersicht über das gesamte System. Ein Linux Rechner ist über PCI Express (PCIe) mit einem FPGA verbunden. In diesem befindet sich zwei Blöcke: einerseits der von Altera bereitgestellte IP Compiler und anderseits ein selbst geschriebener GPIO Block mit Avalon Interface. \\ 
 \\ \\
 {{:fpga:beispielpciegpio:gesamtuebersicht.jpg?750|}} {{:fpga:beispielpciegpio:gesamtuebersicht.jpg?750|}}
Zeile 84: Zeile 84:
 \\ \\
 {{:fpga:beispielpciegpio:qsyspcie1.png?320|}}{{:fpga:beispielpciegpio:qsyspcie2.png?320|}} {{:fpga:beispielpciegpio:qsyspcie1.png?320|}}{{:fpga:beispielpciegpio:qsyspcie2.png?320|}}
 +===== System zusammenfügen =====
 +\\
 +Mit einem Doppelklick auf die selbst geschriebenen Komponenten kann auch sie eingefügt werden. Alle Anderen Komponenten ausser der PCIe und den nun erschienen GPIO Komponenten können gelöscht werden. Danach müssen noch Verbindungen gezogen und bestimmt werden welche Singale Exportiert werden. Dies geschieht mit einem Klick auf \\Click to Export\\. Das fertige System sollte dann folgendermassen aussehen: \\
 +\\
 +{{:fpga:beispielpciegpio:qsyspciegpiosystem.png?600}}
 +\\
 +Wenn man nun unter //System->Assign Base Addresses// klickt sollten alle noch übrigen Error Meldungen verschwinden. Im Register //Address Map// kann man nun das Memory Map des Systems anschauen. Unter dem Register Generate kann mit dem Button //Generate// unten links das Generieren des Systems gestartet werden. 
 +
 +===== Einfügen des System in ein Design =====
 +\\
 +Qsys erstellt beim Generieren des Systems automatisch ein Blocksymbol das dann in einem .bdf eingefügt werden kann. Ansonsten hat man auch die Möglichkeit das Design einfach als Komponente in einem VHDL File einzubinden. Damit das System korrekt arbeitet müssen die Ein- und Ausgänge folgendermassen gesetzt werden:
 +  * pcie_core_clk an einen 125Mhz Clock anschliessen. 
 +  * refclk an die zwei differentiellen Pins des Referenz-Clocks des PCIe Bus anschliessen.   
 +  * an den test_in Eingang konstant 0x00000000A8 anlegen. Die Bedeutung der einzelnen Bits kann dem Manual des PCIe IP Compiler entnommen werden. 
 +  * pcie_rstn an den Reset Pin des PCIe Bus anschliessen. 
 +  * rx_in an die zwei differentiellen RX_0 Pins des PCIe Bus anschliessen.
 +  * tx_out an die zwei differentiellen TX_0 Pins des PCIe Bus anschliessen. 
 +  * reconfig_to_gxb konstant an 0x2 anschliessen dieser Wert kann wieder dem Manual entnommen werden. 
 +  * reconfig_gxb_clk an GND anschliessen. 
 +  * Die GPIO Ausgänge an beliebige Pins des FPGAs anschliessen. 
 +
 +Danach kann das System auf den FPGA geladen werden. Damit Linux das neue PCIe Device erkennt muss ein Neustart ausgeführt werden. Mit lspcie -v kann geprüft werden ob das System erkannt wurde. 
 +
 +===== Linux Kernel Modul =====
 +\\
 +Damit die GPIOs aus dem User-Space z.B aus einem C Programm angesprochen werden können, muss noch ein Kernel Modul geschrieben werden.\\
 +In diesem Modul wird in einem ersten Schritt nach dem PCIe Device gesucht: 
 +<code>
 +#include <linux/pci.h>
 +
 +static struct pci_dev *pci_device = NULL;
 +
 +pci_device = pci_get_device(0x1172, 0x0004, NULL);
 +if (pci_device == NULL){
 +  //Error
 +}
 +</code>
 +
 +Die beiden Parameter sind die Vendor- und Product ID des Devices die vorher in Qsys eingestellt wurden. Durch die Prüfung auf NULL kann festgestellt werden ob ein Device gefunden wurde. In einem nächsten Schritt wird das Device eingeschaltet: 
 +<code>
 +error = pci_enable_device(pci_device);
 +if(error){
 +  //Error
 +}
 +</code>
 +Hat dies geklappt kann mit folgendem Befehl der Speicherbereich für dieses Modul reserviert werden. Damit wird verhindert, dass andere Modul ebenfalls Zugriff auf diesen Speicherbereich erhalten. 
 +<code>
 +error = pci_request_regions(pci_device,KBUILD_MODNAME);
 +if(error){
 +  //Error
 +}
 +</code>
 +Mit folgendem Befehl erhält man nun einen void Pointer auf den Speicherbereich: 
 +<code>
 +//Io map base address
 +base_addr = pci_iomap(pci_device,0,0);
 +if (base_addr == NULL){
 +  //Error
 +}
 +</code>
 +Mit diesen hat man nun beliebig Zugriff auf die Register des FPGAs. Der zweite Parameter gibt an welche Memory-Bar man gerne hätte. Würde man dort z.B. 2 wählen erhält man einen Pointer auf das Config Register des PCIe Blocks. Im Fall des GPIO's Moduls könnte man z.B nun ein RTDM Echtzeitdevice erstellen. Hier ein Beispiel für die Header Datei:  
 +<code>
 +#include <rtdm/rttesting.h>
 +#include <rtdm/rtdm_driver.h>
 +
 +int init_fpga_gpio(void *bPtr);
 +void cleanup_fpga_gpio(void);
 +int fpga_gpio_open(struct rtdm_dev_context *context, rtdm_user_info_t *user_info, int oflags);
 +int fpga_gpio_close(struct rtdm_dev_context *context, rtdm_user_info_t *user_info);
 +int fpga_gpio_read(struct rtdm_dev_context *context, rtdm_user_info_t *user_info, void *buf, size_t nbyte);
 +int fpga_gpio_write(struct rtdm_dev_context *context, rtdm_user_info_t *user_info, const void *buf, size_t nbyte);
 +int fpga_gpio_ioctr(struct rtdm_dev_context *context, rtdm_user_info_t *user_info, unsigned int request, void __user *arg);
 +
 +static struct rtdm_device fpgaGPIODevice =
 +{
 + .struct_version    = RTDM_DEVICE_STRUCT_VER,
 +
 + .device_name       = FPGA_GPIO_DEVICE_NAME,
 + .device_flags      = RTDM_NAMED_DEVICE,
 + .context_size      = 0,
 +
 + .open_nrt = fpga_gpio_open,
 +
 + .ops = {
 + .close_nrt = fpga_gpio_close,
 + .read_rt  = fpga_gpio_read,
 + .read_nrt  = fpga_gpio_read,
 + .write_rt = fpga_gpio_write,
 + .write_nrt = fpga_gpio_write,
 + .ioctl_rt = fpga_gpio_ioctr,
 + .ioctl_nrt = fpga_gpio_ioctr,
 + },
 +
 + .device_class      = RTDM_CLASS_TESTING,
 + .driver_name       = "fpgaGPIO",
 + .driver_version    = RTDM_DRIVER_VER(0, 1, 1),
 + .peripheral_name   = "FPGA_GPIO",
 + .provider_name     = "www.ntb.ch",
 + .proc_name         = fpgaGPIODevice.device_name,
 +};
 +</code>
 +
 +Dann im C-File wird in der Init Methode der Base-Pointer auf einen unsigned long long gesetzt damit bei einem Inkrement des Pointer die Adresse um 64Bit weiter springt so wie es im Avalon Interface Definiert wurde. Weiter wird das Device im System registriert: 
 +<code>
 +static unsigned long long *gpioBasePtr = NULL;
 +
 +int init_fpga_gpio(void *bPtr){
 +  gpioBasePtr = ((unsigned long long*) bPtr) + GPIO_INTERFACE_OFFSET;
 +  if(rtdm_dev_register(&fpgaGPIODevice)){
 +    printk( KERN_ERR "PCIe_TO_FPGA: register gpio device driver error\n");
 +    return -1;
 +  }
 +  return 0;
 +}
 +</code>  
 +
 +In der Write Methode kann nun z.B. der Wert der GPIO's geschrieben werden: 
 +<code>
 +int fpga_gpio_write(struct rtdm_dev_context *context, rtdm_user_info_t *user_info, const void *buf, size_t nbyte){
 +  iowrite16(((unsigned short*)buf)[0],gpioBasePtr+GPIO_VALUE_REG_OFFSET);
 +  return nbyte;
 +}
 +</code>
 +
  
 + 

Seiten-Werkzeuge

OST - Ostschweizer Fachhochschule - Campus Buchs
Uebersicht
fpga/beispielpciegpio/start.1373897955.txt.gz · Zuletzt geändert: 2013-07-15 16:19 von tinner