Hier werden die Unterschiede zwischen zwei Versionen angezeigt.
Beide Seiten der vorigen RevisionVorhergehende Überarbeitung | Letzte ÜberarbeitungBeide Seiten der Revision | ||
fpga:cyclone_iv:altera_de2_115 [2013-03-18 09:45] – arato | fpga:cyclone_iv:altera_de2_115 [2013-03-18 09:46] – arato | ||
---|---|---|---|
Zeile 38: | Zeile 38: | ||
\\ | \\ | ||
- | <box | FQD und SPI Interface> | + | < |
Für den Expansion Header besteht eine kleine Erweiterungsplatine, | Für den Expansion Header besteht eine kleine Erweiterungsplatine, | ||
* A: AE15 | * A: AE15 | ||
Zeile 45: | Zeile 45: | ||
</ | </ | ||
- | <box | Poti und ADC Interface> | + | < |
Dies ist ein sehr kompaktes Adapter-Board für 2 Potis bzw. 2 schnelle Analog-Eingänge. Die beiden ADCs sind haben 1 MHz Abtastrate bei 12 Bit Auflösung. | Dies ist ein sehr kompaktes Adapter-Board für 2 Potis bzw. 2 schnelle Analog-Eingänge. Die beiden ADCs sind haben 1 MHz Abtastrate bei 12 Bit Auflösung. | ||
Das .rar File enthält alle Informationen zum Schema, Layout, Bauteile, Lieferanten und den VHDL Code für die ADC Treiber. | Das .rar File enthält alle Informationen zum Schema, Layout, Bauteile, Lieferanten und den VHDL Code für die ADC Treiber. | ||
+ | \\ | ||
{{: | {{: | ||
Poti Adapter-Board zu DE2-115}} | Poti Adapter-Board zu DE2-115}} | ||
</ | </ |