Hier werden die Unterschiede zwischen zwei Versionen angezeigt.
Beide Seiten der vorigen RevisionVorhergehende ÜberarbeitungNächste Überarbeitung | Vorhergehende ÜberarbeitungLetzte ÜberarbeitungBeide Seiten der Revision | ||
fpga:start [2013-07-15 13:52] – tinner | fpga:start [2022-04-26 15:41] – fabian.ditaranto | ||
---|---|---|---|
Zeile 1: | Zeile 1: | ||
====== FPGA ====== | ====== FPGA ====== | ||
- | |||
- | <box 48% left | **VHDL**> | ||
- | * [[: | ||
- | * [[: | ||
- | </ | ||
<box 48% left | **FPGA Familien**> | <box 48% left | **FPGA Familien**> | ||
- | * [[fpga: | + | * [[.:Cyclone II:start | Altera Cyclone II]] |
- | * [[fpga:Spartan 2:start | Xilinx Spartan 2]] | + | * [[.: |
- | * [[fpga:Spartan 3:start | Xilinx Spartan 3]] | + | * [[.:Spartan 2:start | Xilinx Spartan 2]] |
- | * [[fpga:Virtex 2 Pro:start | Xilinx Virtex 2 Pro]] | + | * [[.:Spartan 3:start | Xilinx Spartan 3]] |
+ | * [[.:Virtex 2 Pro:start | Xilinx Virtex 2 Pro]] | ||
</ | </ | ||
<box 48% left | ** FPGA Boards am NTB:**> | <box 48% left | ** FPGA Boards am NTB:**> | ||
- | * [[fpga: | + | * [[.: |
- | * [[fpga:Cyclone IV:Altera DE2_115 | Altera DE2-115]] | + | * [[.:Cyclone IV:Altera DE2_115 | Altera DE2-115]] |
- | * [[fpga: | + | * [[.: |
+ | * [[.:Virtex 2 Pro:XUPV2P | Digilent Xilinx XUPV2P]] | ||
</ | </ | ||
Zeile 22: | Zeile 19: | ||
* [[Software: | * [[Software: | ||
* [[Software: | * [[Software: | ||
- | * [[fpga: | + | * [[Software: |
- | * [[fpga:Qsys:start | Qsys]] | + | * [[.:Qsys:start | Qsys]] |
</ | </ | ||
+ | <box 48% left | **Beispiele**> | ||
+ | * [[.: | ||
+ | * [[.: | ||
+ | </ | ||