Hier werden die Unterschiede zwischen zwei Versionen angezeigt.
| Beide Seiten der vorigen RevisionVorhergehende ÜberarbeitungNächste Überarbeitung | Vorhergehende Überarbeitung | ||
| fpga:start [2014-05-15 14:38] – graf | fpga:start [2022-04-26 15:41] (aktuell) – fabian.ditaranto | ||
|---|---|---|---|
| Zeile 1: | Zeile 1: | ||
| ====== FPGA ====== | ====== FPGA ====== | ||
| - | |||
| - | <box 48% left | **VHDL**> | ||
| - | * [[: | ||
| - | * [[: | ||
| - | </ | ||
| <box 48% left | **FPGA Familien**> | <box 48% left | **FPGA Familien**> | ||
| - | * [[.:Cyclone II:start | Altera Cyclone II]] | ||
| * [[.: | * [[.: | ||
| * [[.:Spartan 2:start | Xilinx Spartan 2]] | * [[.:Spartan 2:start | Xilinx Spartan 2]] | ||