Hier werden die Unterschiede zwischen zwei Versionen angezeigt.
Beide Seiten der vorigen RevisionVorhergehende ÜberarbeitungNächste Überarbeitung | Vorhergehende Überarbeitung | ||
fpga:start [2014-01-07 10:21] – zueger1 | fpga:start [2022-04-26 15:41] (aktuell) – fabian.ditaranto | ||
---|---|---|---|
Zeile 1: | Zeile 1: | ||
====== FPGA ====== | ====== FPGA ====== | ||
- | |||
- | <box 48% left | **VHDL**> | ||
- | * [[: | ||
- | * [[: | ||
- | </ | ||
<box 48% left | **FPGA Familien**> | <box 48% left | **FPGA Familien**> | ||
- | * [[.:Cyclone II:start | Altera Cyclone II]] | ||
* [[.: | * [[.: | ||
* [[.:Spartan 2:start | Xilinx Spartan 2]] | * [[.:Spartan 2:start | Xilinx Spartan 2]] | ||
Zeile 18: | Zeile 12: | ||
* [[.:Cyclone IV:Altera DE2_115 | Altera DE2-115]] | * [[.:Cyclone IV:Altera DE2_115 | Altera DE2-115]] | ||
* [[.: | * [[.: | ||
+ | * [[.:Virtex 2 Pro:XUPV2P | Digilent Xilinx XUPV2P]] | ||
</ | </ | ||
Zeile 23: | Zeile 18: | ||
* [[Software: | * [[Software: | ||
* [[Software: | * [[Software: | ||
- | * [[.: | + | * [[Software: |
* [[.: | * [[.: | ||
</ | </ |