Unterschiede

Hier werden die Unterschiede zwischen zwei Versionen angezeigt.

Link zu dieser Vergleichsansicht

Beide Seiten der vorigen RevisionVorhergehende Überarbeitung
Nächste Überarbeitung
Vorhergehende Überarbeitung
fpga:start [2014-01-07 10:21] zueger1fpga:start [2022-04-26 15:41] (aktuell) fabian.ditaranto
Zeile 1: Zeile 1:
 ====== FPGA ====== ====== FPGA ======
- 
-<box 48% left | **VHDL**> 
-  * [[:software:vhdl:start | VHDL Sprache]] 
-  * [[:software:programmierrichtlinien:vhdl | VHDL Coding Guidelines]] 
-</box> 
  
 <box 48% left | **FPGA Familien**> <box 48% left | **FPGA Familien**>
-  * [[.:Cyclone II:start | Altera Cyclone II]] 
   * [[.:cyclone_iv:start | Altera Cyclone IV]]   * [[.:cyclone_iv:start | Altera Cyclone IV]]
   * [[.:Spartan 2:start | Xilinx Spartan 2]]   * [[.:Spartan 2:start | Xilinx Spartan 2]]
Zeile 18: Zeile 12:
   * [[.:Cyclone IV:Altera DE2_115 | Altera DE2-115]]   * [[.:Cyclone IV:Altera DE2_115 | Altera DE2-115]]
   * [[.:spartan_3:xilinx_xc3s200_starter_board | Xilinx Spartan-3]]   * [[.:spartan_3:xilinx_xc3s200_starter_board | Xilinx Spartan-3]]
 +  * [[.:Virtex 2 Pro:XUPV2P | Digilent Xilinx XUPV2P]]
 </box> </box>
  
Zeile 23: Zeile 18:
   * [[Software:quartus_ii_web_edition:start | Altera Quartus II]]   * [[Software:quartus_ii_web_edition:start | Altera Quartus II]]
   * [[Software:ise_webpack:start | Xilinx ISE]]   * [[Software:ise_webpack:start | Xilinx ISE]]
-  * [[.:Modelsim:start | ModelSim]]+  * [[Software:Modelsim:start | ModelSim]]
   * [[.:Qsys:start | Qsys]]   * [[.:Qsys:start | Qsys]]
 </box> </box>