Um die Wiederverwendung von VHDL Designs zu fördern wurde die NTB VHDL Bibliothek eingerichtet.

Die Bibliothek befindet sich im SVN unter:

https://svn.ntb.ch/projects/vhdl-library/

Für alle Komponenten in der Bibliothek müssen die unten aufgeführten Guidelines eingehalten werden. Es ist weiter darauf zu achten bei der Programierung darauf zu achten die Blöcke so zu schreiben, dass sie in andren Projekten wieder verwendet werden können.

• Der oberste Ordner jedes Blocks besitzt den gleichen Namen wie der Block.
• Er wird im Ordner der, der Funktionalität des Blocks entspricht abgelegt.
• Der oberste Ordner enthält die Ordner: branch, tags, trunk
• Er enthält eine .info Datei mit dem selben Name wie der Block.
• Der Unterordner trunk enthält die Ordner: src,sim,doc und ein oder mehrere Projektordner.
• Im src-Ordner werden die Quelldateien des Blocks abgelegt. (.vhd-Dateien, TCL-Skripts)
• Im sim-Ordner werden Datein die zur Simulation benötigt werden abgelegt. (Testbenches, .do-Dateien)
• Im doc-Ordner können Dokumentationsdateien die zusätzlich zur .info Datei benötigt werden abgelegt werden.
• Die Projektordner müssen folgendermassen bennant werden: Name der Entwicklungsumgebung unterstrich Name des FPGAs z.B. quartus_cyclone_4. Dabei ist darauf zu achten keine von der Entwicklungsumgebung generierten Dateien mit einzuchecken.

Die einzuhaltenden Richtlinien für Code sind hier zusammengestellt.

Für jeden Block muss eine .info Datei angelegt werden. Sie enthält Informationen über die jeweilige Komponente. Sie wird auch verwendet um den Wiki Eintag zu generieren. Es ist darauf zu achten diese Datei stehts aktuell zu halten. Für jede Komponente müssen in der .info Datei folgende Parameter angegeben werden:

• Ersteller
• Version
• Beschreibung
• TBD

Optional können noch weitere Informationen abgelegt werden:

• Known Bugs
• TBD

Beispiele für den Syntax der Datei können direkt im Repository gefunden werden.

Für jede Komponente ist mindestens eine Testbench, ein .do-Datei für das Laden der Simulation und ein .do-Datei für das Laden der Waveforms zu erstellen. Dabei muss in der Testbench mindestens die Komponente erstellt und allen Eingangssignalen ein Standardwert zugewiesen werden.

Die Version besitzt folgendes Format: 0.0.0 …TBD

Sobald eine Komponente einen gewissen Stand erreicht hat bzw. spätestens wenn sie in irgend einem Projekt ausgeliefert wird muss im SVN ein Tag erstellt werden. Davor wird eine neue Version vergeben.