Hier werden die Unterschiede zwischen zwei Versionen angezeigt.
Beide Seiten der vorigen RevisionVorhergehende ÜberarbeitungNächste Überarbeitung | Vorhergehende ÜberarbeitungNächste ÜberarbeitungBeide Seiten der Revision | ||
embedded_systems:zynq7000:mapping_flink2 [2022-01-13 15:25] – Laszlo Arato | embedded_systems:zynq7000:mapping_flink2 [2022-01-24 18:21] – Laszlo Arato | ||
---|---|---|---|
Zeile 1: | Zeile 1: | ||
====== Pin Mapping for flink2 Configuration ====== | ====== Pin Mapping for flink2 Configuration ====== | ||
- | {{: | + | {{: |
- | {{: | + | |
<WRAP blindtable 100%> | <WRAP blindtable 100%> | ||
Zeile 104: | Zeile 103: | ||
|T11|ADC128S102|DIN| | |T11|ADC128S102|DIN| | ||
|T19|::: | |T19|::: | ||
- | |R19|:::|CS| | + | |R19|:::|CSN| |
|T12|::: | |T12|::: | ||
^FPGA Pin^Flink Device^ADC Pin^ | ^FPGA Pin^Flink Device^ADC Pin^ | ||
|D20|AD7476|SCLK| | |D20|AD7476|SCLK| | ||
- | |F16|:::|CS| | + | |F16|:::|CSN| |
|E18|::: | |E18|::: | ||