Hier werden die Unterschiede zwischen zwei Versionen angezeigt.
Beide Seiten der vorigen RevisionVorhergehende ÜberarbeitungNächste Überarbeitung | Vorhergehende ÜberarbeitungLetzte ÜberarbeitungBeide Seiten der Revision | ||
embedded_systems:zynq7000:mapping_flink2 [2022-01-24 18:21] – Laszlo Arato | embedded_systems:zynq7000:mapping_flink2 [2023-12-01 15:25] – Urs Graf | ||
---|---|---|---|
Zeile 34: | Zeile 34: | ||
^FPGA Pin^Flink Device^Flink Channel^ | ^FPGA Pin^Flink Device^Flink Channel^ | ||
|N15|PPWA|0| | |N15|PPWA|0| | ||
- | |L14|:::|1| | + | |
- | |N16|:::|2| | + | ^FPGA Pin^Flink Device^Function^ |
- | |L15|:::|3| | + | |L14|TCRT1000|Trig| |
- | |M14|:::|4| | + | |N16|:::|Address 0| |
- | |K16|:::|5| | + | |L15|:::|Address 1| |
+ | |M14|:::|Address 2| | ||
+ | |K16|:::|Address 3| | ||
</ | </ | ||
Zeile 108: | Zeile 110: | ||
^FPGA Pin^Flink Device^ADC Pin^ | ^FPGA Pin^Flink Device^ADC Pin^ | ||
|D20|AD7476|SCLK| | |D20|AD7476|SCLK| | ||
- | |F16|:::|CS| | + | |F16|:::|CSN| |
|E18|::: | |E18|::: | ||